登录
首页 » VHDL » 贪吃蛇文件

贪吃蛇文件

于 2022-04-13 发布 文件大小:1.22 MB
0 162
下载积分: 2 下载次数: 1

代码说明:

用游戏把子上下左右控制蛇的方向,寻找吃的东西,每吃一口就能得到一定的积分,而且蛇的身子会越吃越长,身子越长玩的难度就越大,不能碰墙,不能咬到自己的身体,更不能咬自己的尾巴,等到了一定的分数,就能过关,然后继续玩下一关。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fft-matlab
    FFT的MATLAB实现。非常完整的实现FFT过程,速度很快。(The FFT in MATLAB. Contains more than one source, the FFT process. Learning Reference essential)
    2012-10-27 16:07:24下载
    积分:1
  • Routine application of this experiment in the Actel Flash architecture ProASIC3/...
    此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA,适合于FPGA及Verilog HDL的初学者,配套EasyFPGA030开发套件。-Routine application of this experiment in the Actel Flash architecture ProASIC3/E series FPGA, fit in the FPGA and Verilog HDL for beginners and supporting development kit EasyFPGA030.
    2022-05-14 23:14:31下载
    积分:1
  • Vending machines, coin
    自动售货机,投币自动售货 MaxplusII下运行-Vending machines, coin-operated automatic vending MaxplusII run
    2022-07-07 06:56:04下载
    积分:1
  • 本例为TLC7524接口电路VHDL原程序
    本例为TLC7524接口电路VHDL原程序-Example for the TLC7524 interface circuit VHDL original procedure
    2022-03-01 05:38:08下载
    积分:1
  • 在quartus中使用IP核的实际例子与流程
    在quartus中使用IP核的实际例子与流程-The use of IP in the Quartus practical examples and nuclear flow
    2022-08-07 01:33:34下载
    积分:1
  • test
    简单的232-485通信程序!主要是串口跟485之间的通信,起到发送接收然后再另一边显示的功能!(Simple 232-485 communication program!)
    2012-09-26 19:54:40下载
    积分:1
  • lesson38_lcd1602_clander
    基于Verilog语言编写的LCD1602显示的日历程序,类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)
    2019-05-26 09:29:18下载
    积分:1
  • 一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码
    一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码-Gray-code based on the Asynchronous FIFO Design and Implementation
    2022-08-23 15:10:52下载
    积分:1
  • StepMotor_CurrentLoop
    说明:  实现二项混合式步进电机的驱动,和步进电机的细分程序。(The driving of binomial hybrid stepper motor and the subdivision program of stepper motor are realized.)
    2020-06-21 02:20:01下载
    积分:1
  • cic_4_dec
    实现4倍抽取的CIC抽取滤波器模块的Verilog实现,在对数据进行抽取之前,首先进行滤波(Extracted 4 times realize CIC decimation filter module Verilog realize that in the data collected before the first filter)
    2008-07-08 16:23:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载