登录
首页 » VHDL » 基于DDS的DA正弦波输出

基于DDS的DA正弦波输出

于 2022-01-26 发布 文件大小:1,021.81 kB
0 188
下载积分: 2 下载次数: 1

代码说明:

Sample behavioral waveforms for design file sin_rom.vThe following waveforms show the behavior of altsyncram megafunction for the chosen set of parameters in design sin_rom.v. For the purpose of this simulation, the contents of the memory at the start of the sample waveforms is assumed to be ( 3F0, 3F1, 3F2, 3F3, ...). The design sin_rom.v has one read port. The read port has 1024 words of 10 bits each. The output of the read port is unregistered. Fig. 1 : Wave showing read operation. The above waveform shows the behavior of the design under normal read conditions. The read happens at the rising edge of the enabled clock cycle. The output from the RAM is undefined until

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的数字频率计设计
    使用飓风开发板,完成了100M,频率计设计,并可在数码管显示
    2022-02-25 11:23:58下载
    积分:1
  • Mano-CPU_VHDL-Implementation
    Mano s cpu for Man s instructions
    2012-04-28 01:04:57下载
    积分:1
  • verilog编写的alu模块
    verilog编写的alu模块-Verilog modules prepared by the ALU
    2022-11-20 13:50:03下载
    积分:1
  • Nexys 3 的分频器
    这个代码可以用来分裂振荡器的频率和产生 1 赫兹信号从 100 兆赫的 vhdl 语言使用的 Nexys 3 板。 这可以用作闹钟或数字时钟中的组件数秒。
    2022-01-26 06:21:16下载
    积分:1
  • ModelSim Quick Start Guide, incidental text in an example of source code.
    modelsim快速入门教程,附带文中范例源代码。-ModelSim Quick Start Guide, incidental text in an example of source code.
    2023-05-02 04:50:04下载
    积分:1
  • primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used stora...
    本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件,完全的代码在ALTERA的FPGA上已经通过仿真测试,保证可用.-primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used storage and buffer components, complete code in the Altera FPGA simulation test has been passed to ensure that available.
    2022-07-07 05:54:22下载
    积分:1
  • 本例为DAC0832接口电路VHDL原代码
    本例为DAC0832接口电路VHDL原代码-The DAC0832 Interface Circuit Example for VHDL source code
    2022-08-14 02:36:10下载
    积分:1
  • 键盘接口电路的一个工程
    键盘接口电路的一个工程---包括vhdl源程序和编译后产生的相关文件-Keyboard interface circuit of a project--- including VHDL source code and compile the relevant documents after
    2022-05-19 23:52:35下载
    积分:1
  • EDA
    EDA-Verilog 编码原则,初学者必看!-EDA-Verilog coding principles, beginners must-see!
    2022-02-20 01:38:26下载
    积分:1
  • 基于VHDL的电梯系统
    应用背景基于VHDL实现四层电梯的运动,实现电梯的正常运转关键技术VHDL,状态机,编译码器,触发器,比较器。
    2023-02-04 04:40:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载