登录
首页 » VHDL » verilog HDL语言,对于超大规模集成电路开发学习非常有好处

verilog HDL语言,对于超大规模集成电路开发学习非常有好处

于 2022-12-28 发布 文件大小:2.79 MB
0 198
下载积分: 2 下载次数: 1

代码说明:

verilog HDL语言,对于超大规模集成电路开发学习非常有好处-verilog HDL language, for ultra-large-scale integrated circuits are very beneficial to the development of learning

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 出租车计价器VHDL程序与仿真 的vhdl源代码
    出租车计价器VHDL程序与仿真 的vhdl源代码-Taximeter VHDL procedures and simulation vhdl source code
    2022-03-29 12:46:57下载
    积分:1
  • 2022-07-05 02:24:05下载
    积分:1
  • vhdl N
    vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。-vhdl N- 0.5-frequency method, we can input arbitrary numerical N, namely, to be N- 0.5 frequencies.
    2022-01-31 02:10:11下载
    积分:1
  • PWM
    说明:  脉冲宽度调制,VHDL代码编写,包括QUARTUSII和MODELSIM工程以及testbench(Pulse width modulation, VHDL coding, including QUARTUSII and ModelSim engineering and Testbench)
    2020-11-26 09:49:31下载
    积分:1
  • bt656p
    BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
    2020-12-09 12:09:19下载
    积分:1
  • FCFS_PROJECT_A
    FCFS (First Come First Served) with Database
    2014-10-09 20:23:32下载
    积分:1
  • 计时器程序设计
    利用Quartus 综合简单的计时器功能,欢迎大家下载、参考。谢谢大家的支持!
    2023-05-24 21:20:03下载
    积分:1
  • leadingzero
    使用并行结构对32位数据进行前导零检测,使用Verilog编程(Use parallel structure to the 32-bit data, leading zero detection, using Verilog Programming)
    2010-05-12 10:48:36下载
    积分:1
  • 8051 verilog achieve, enclosing testbench, c language debugging procedures
    8051的verilog实现,内附testbench,c语言调试程序-8051 verilog achieve, enclosing testbench, c language debugging procedures
    2022-10-21 05:35:03下载
    积分:1
  • 电梯控制器程序设计与仿真的vhdl源代码
    电梯控制器程序设计与仿真的vhdl源代码-Elevator controller design and simulation of vhdl source code
    2022-04-08 14:05:19下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载