应用背景这是一个监控摄像头项目实施方使用FPGA OV7670，基于Wiki的OV7670仓鼠实施。基本的基本面都归功于这一实施；关键技术虽然在结构上相似，但他们在完全不同的系统上工作。为此，我使用80x60框架和使用VGA显示，拉伸，和时间是不同的。这是由于在硬件上可用的内存。采用3.3V电源，相机工作但颜色是有点扭曲。这是强烈建议3Vs使用最多。目前还存在一个监控摄像头的模式，该项目的附加工作正在进行中。现在，这个附加的状态只是部分地实现。在进行所有的代码提供，但只会使用Quartus类似的系统工作。正常捕获模式： ； ； ；30fps，12bit RGB，80x60生存模式，例如： ； ； ；30fps，12bit RGB，上半部分发挥正常，下半部分保存框架。生存模式，显示运动： ； ； ；30fps，12bit RGB，与之，与之，上半部甚至：展示什么游戏和，上半奇：显示保存的帧并在下半部分：显示被保存的帧 ； ； ；绿色像素：显示运动（由于γ车）

沃尔什函数发生器工程文件，Quartus Ⅱ 13.0版本(Walsh Function Generator)

一个采用IIC协议，从ROM里面读数据的接口程序，采用verilog语言，状态机实现。(One with IIC protocol, which read data from ROM interface program, using verilog language, the state machine implementation.)

verylog语言编程，为异步flipflop的程序。具有数据传输功能，数据位数可以用户设定(verylog language programming for asynchronous Flipflop procedures. With a data transmission function, data can be user set the median)

利 用 来 vhdl 设 计 p cm的 实 现-Vhdl design used for the realization of p cm

vhdl code for 8051 processor

任意数据发生器的源代码-arbitrary data source code generator

说明：  直接数字式频率合成器DDS设计、Verilog。 产生的信号可以是正弦波或方波、三角波、锯齿波等，自选。 采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。 此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。 本实验在设计的模块中，包含以下功能： （1）通过 freq 信号输入需要的频率的值； （2）通过 wave_sel 信号选择所需的波形； （3）通过 amp_adj 信号选择波形放大的倍数。(DDS design of direct digital frequency synthesizer, Verilog. The generated signal can be sinusoidal or square wave, triangular wave, sawtooth wave and so on, optional. By using DDS technology, the required waveforms are written into ROM, and arbitrary waveforms are synthesized according to the principle of phase accumulation. The waveform obtained by this scheme is stable, accurate and easy to generate high frequency waveform. This experiment includes the following functions in the designed module: (1) Input the required frequency value through freq signal; (2) Choosing the required waveform by wave_sel signal; (3) Select the multiplier of waveform amplification by amp_adj signal.)

VHDL控制VGA 在显示器上显示图形，分辨率800X600，晶振50Mhz-VGA control with VHDL

假设每个从设备中有可访问APB寄存器16个，位宽均为32比特，16个寄存器的访问地址计算方式为 基址 +　寄存器编号左移２位（byte 偏移）(Assuming that there are 16 accessible APB registers in each slave device, the bit width is 32 bits, and the access address of 16 registers is calculated by base address + register number left shift 2 bits (byte offset).)