-
cordic_dds
采用CORDIC算法的直接数字频率合成器的设计(CORDIC algorithm uses direct digital frequency synthesizer design)
- 2015-08-18 16:15:17下载
- 积分:1
-
APF_Series_dq0_ad
串联型有源电力滤波器的 PSCAD仿真,能检测到谐波电压,本仿真的优势是能针对电压跌落或者升高进行自动补偿。(PSCAD simulation of Series type APF (Active Power Filter),this project can dectect the drop of voltage and compensates auomaticly.)
- 2013-03-13 22:51:50下载
- 积分:1
-
典型的例子,从互联网上下来,希望对大家有用,
典型事例,从网上down的,希望对大家有用,-Typical examples, from the Internet down, and I hope useful for everyone,
- 2022-03-30 06:06:30下载
- 积分:1
-
RS(204-188)decoder_verilog
采用verilog实现的有限域GF(28)弱对偶基乘法器,本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ,多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7},弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}(Verilog achieved using the finite field GF (28) weak dual basis multiplier)
- 2016-06-12 16:31:51下载
- 积分:1
-
AHBtoAPB
说明: amba总线桥:ahb to asb!verilog hdl文档加代码,非常全,soc(amba bus bridge: ahb to asb! verilog hdl code for the document plus a very full, soc)
- 2021-01-05 03:48:55下载
- 积分:1
-
VHDL数字频率计(1)频率测量范围: 10 ~ 9999Hz 。
(2)输入电压幅度 >300mV 。
(3)输入信号波形:任意周期信号。...
VHDL数字频率计(1)频率测量范围: 10 ~ 9999Hz 。
(2)输入电压幅度 >300mV 。
(3)输入信号波形:任意周期信号。
(4)显示位数: 4 位。
(5)电源: 220V 、 50Hz
-vhdl
- 2022-07-20 20:49:22下载
- 积分:1
-
juanji
说明: 采用vhdl语言编写的卷积编码(2.1.7),通过调试可直接下载使用(Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging)
- 2010-03-31 17:55:07下载
- 积分:1
-
利用正点院子开拓者fpga实现DDS功能
说明: 利用正点院子开拓者fpga实现DDS功能,实现三角波、正弦波、方波的发生。(Implementation of DDS with FPGA)
- 2019-08-21 09:30:18下载
- 积分:1
-
yy
说明: 使用XILINX公司提供的板子里面的FFT的IP核,很好用(XILINX board provided the use inside the FFT of the IP core, useful)
- 2010-09-19 01:54:07下载
- 积分:1
-
MAC
在FPGA硬件上,使用verilog语言编写的一个乘累加器程序。(FPGA hardware, a multiply accumulator verilog language program.)
- 2012-10-18 20:28:25下载
- 积分:1