利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能

USB3.0开发板资料，采用CYUSB3.0(USB3.0 development board, using CYUSB3.0)

CycloneIV控制采样芯片AD9248-20MHz，VHDL语言(CycloneIV control sampling chip AD9248-20MHz, VHDL language)

说明：  SHA-1加密算法的IP核，内涵文档，仿真测试文件(SHA-1 encryption algorithm of the IP core, the connotation of documents, simulation test file)

使用verilog hdl语言编程正弦波信号，能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results )

该源码表述了ecc算法如何用vhdl实现RSA（Ron Rivest，Adi Shamir，Len Adleman三位天才的名字）一样，ECC（Elliptic Curves Cryptography，椭圆曲线密码编码学）也属于公开密钥算

SOPC基于MATLAB与DSP Builder设计技术 实验使用说明，非常详细，易于上手(dsp builder)

伪随机序列FPGA 通过仿真 M3000(Pseudo-random sequence M3000 FPGA simulation)

应用布莱克曼窗实现FIR滤波器，并绘制相应波形图案(Application Blackman window FIR filter, and draw the corresponding waveform pattern)

  设计一个具有较高安全性和较低成本的通用电子密码锁，其具体功能要求如下:  (1) 数码输入：每按下一个数字键：就输入一个数值，并在显示器上的最右方显示出该数值，同时将先前输入的数据依序左移一个数字位臵 (2) 数码清除：按下此键可清除前面所有的输入值，清除成为“0000”。 (3) 密码更改：按下此键时会将目前的数字设定成新的密码。 (4) 激活电锁：按下此键可将密码锁上锁。 (5) 解除电锁：按下此键会检查输入的密码是否正确，密码正确即开锁。

This tutorial presents an introduction to Altera’s Nios R II processor, which is a soft processor that can be in- stantiated on an Altera FPGA device. It describes the basic architecture of Nios II and its instruction set. The NiosII processor and its associated memory and peripheral components are easily instantiated by using Altera’s SOPCBuilder in conjuction with the Quartus R II software.