MIPS32 的 ALU 设计

说明：  altera fpga 实现fft，用fft IP核，有matlab仿真代码(Altera FPGA implementation of FFT, FFT IP core, matlab simulation code)

说明：  用VHDL语言实现电子钟(Using VHDL language electronic bell)

可用的24位x24位的booth乘法器的verilog代码(24X24 booth muplily)

VHDL描述的时钟分频电路，用途广-VHDL description of the clock divider circuit, uses widely ...

sender的verilog 利用fpga实现-sender using the Verilog FPGA realize

低密度校验码 ，很好用的代码，功能已经实现编码和译码(fpga ldpc)

VERILOG实现无分频时钟，包括测试文件，经过验证可用(VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication)

最近交互式电源技术，软交换、同步整流、频率固定(Alternating expressions Power technology recently、Softswitch, synchronous rectification, fixed frequency)

Spartan 3e - Active Power Meter-Spartan 3e- Active Power Meter

使用verilog HDL写的sdram(SDR)的控制器源代码，具有很好的可移植性，试验的例子已经通过QuartusII 9.0编译通过，可以运行在cycloneII上(Controller source code using verilog HDL written in the sdram (SDR), has good portability, test examples via the QuartusII 9.0 compiler, you can run in cycloneII)