网站首页

登录

135个经典VerilogHDL源码和说明文档，入门的好资料

于 2022-01-20 发布文件大小:378.07 kB

 0  160

下载积分: 2 下载次数: 1

我要下载

代码说明：

135个经典VerilogHDL源码和说明文档，入门的好资料-135 Classic VerilogHDL source and documentation, a good data entry

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

2位并行加法器初学者必看初步了解FPGA
2位并行加法器初学者必看初步了解FPGA-two count

2023-07-28 14:05:03下载

积分：1
JESD204B_character
JESD204协议简单透彻的讲解，对做高速AD的朋友有一定的帮助(Understanding control characters in JESD204)

2014-10-11 16:17:23下载

积分：1
四位数字乘法器，在quartus8.0下仿真时序图
四位数字乘法器，在quartus8.0下仿真时序图 -mult4

2023-09-04 20:20:03下载

积分：1
tdc
线性伸展TDC的verilog，包含门级网表(TDC linear stretch of verilog, includes gate-level netlist)

2021-01-04 18:58:55下载

积分：1
dds
基于FPGA，利用vhdl语言结合matlab工具实现dds,已经仿真(Based on FPGA, VHDL language with matlab tools to achieve DDS, has simulation)

2013-04-22 15:36:08下载

积分：1
VHDL
A Full adder using half adder unit in vhdl

2010-01-05 11:39:14下载

积分：1
adder8
8位加法器源代码，vivado实现编写。(8 adder Source, vivado achieve write.)

2015-12-01 20:35:55下载

积分：1
LATTICE_ASYNFIFO
LATTICE FPGA FIFO 程序例程，工程详细，全部源代码上传 (LATTICE FPGA FIFO routine, detailed engineering, all source code uploaded)

2013-09-09 11:10:01下载

积分：1
2022-01-26 03:14:33下载

积分：1
codeloc1k
说明：实现电子密码锁的各项功能,经过编译和仿真(Electronic code lock of the function, the compiler and simulation)

2008-11-09 21:24:14下载

积分：1

696516资源总数
106914会员总数
0今日下载