登录
首页 » VHDL » 利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块...

利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块...

于 2022-02-25 发布 文件大小:388.52 kB
0 155
下载积分: 2 下载次数: 1

代码说明:

利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块-The use of public telephones were verilog language design include the following states: hang up, standby, identification, change passwords, call the five states. Includes a detailed source code as well as the design process, the module

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-基于fpga的PWM
    一段很好地讲述PWM的VHDL硬件代码,可以在不同SOPC上运行实现
    2022-01-30 19:23:51下载
    积分:1
  • 4X4keypad shake the module, the keys for false detection
    4X4keypad的防抖动模块,用于假按键的检测-4X4keypad shake the module, the keys for false detection
    2023-07-04 10:00:03下载
    积分:1
  • JESD204B_character
    JESD204协议简单透彻的讲解,对做高速AD的朋友有一定的帮助(Understanding control characters in JESD204)
    2014-10-11 16:17:23下载
    积分:1
  • vhdl
    code for fft non synthesisable in xilinx ise
    2013-09-30 13:16:13下载
    积分:1
  • HW2+李东方+2019211409
    说明:  基于数据通路和控制器的高校简单PPM设计(PPM design based on datapath and controller)
    2020-11-25 02:19:32下载
    积分:1
  • iic
    iic 总线 verilog 源代码 标准i2c总线, 有sda scl 时钟,频率自定(IIC bus standard Verilog source code i2c bus, has sda scl clock, the frequency of self-)
    2007-10-24 17:52:33下载
    积分:1
  • 在spartan-3e上利用八个led实现流水灯效果
    在spartan-3e上利用八个led实现流水灯效果-Spartan-3e in the use of eight led lights to achieve the effect of flowing water
    2022-03-21 18:10:29下载
    积分:1
  • data_rom
    正弦信号发生器,用VHDL来完成,抗干扰能力较强,(Sinusoidal signal generator, using VHDL to accomplish, a strong anti-interference ability,)
    2009-07-15 22:44:02下载
    积分:1
  • code
    modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)
    2009-07-17 10:26:46下载
    积分:1
  • FPGA
    基于FPGA的图像采集卡的设计与相关说明-FPGA-based design of frame grabbers and related note
    2023-06-09 09:00:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载