登录
首页 » VHDL » 基于路由器的实现交叉

基于路由器的实现交叉

于 2022-11-06 发布 文件大小:3.04 kB
0 216
下载积分: 2 下载次数: 1

代码说明:

路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下,使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是5位向量。此输出的第0位表示本地端口,第1位表示北,第2位表示南等。对于本地仲裁器输入,是所有5个路由单元的第0位。对于北仲裁器输入,是所有5个路由单元的第1位。对于北仲裁器输入,是第1位

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog prepared practical multi
    verilog编写实用多功能电子表-Verilog prepared practical multi-function electronic Table
    2022-04-23 06:46:24下载
    积分:1
  • Code
    用于数字积分器的设计,主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)
    2011-11-23 21:31:03下载
    积分:1
  • FPGA_5
    无SDRAM的PCI采集,给出PCI采集的FPGA程序,桥芯片也为PLX9054,已验证通过(No SDRAM, PCI capture, given FPGA PCI acquisition program, bridge chips for PLX9054, has been verified by)
    2015-01-07 22:57:46下载
    积分:1
  • 蓝牙HCI―UART与并口的FPGA控制接口设计
    蓝牙HCI―UART与并口的FPGA控制接口设计-Bluetooth HCI-UART and parallel port control interface of the FPGA design
    2022-07-10 22:33:51下载
    积分:1
  • frequency
    数字频率计,测量范围0-1GHZ,测周测频自动转换,精度极高,花了很长时间,不过还是有一点点小问题,有待改进.(Digital frequency meter, range 0-1GHZ, automatic conversion measured weekly frequency measurement, high precision, took a long time, but still a little small problems to be improved.)
    2011-08-11 00:51:18下载
    积分:1
  • 直接数字合成器,可以直接输出所需的波形
    直接数字频率合成,可以直接输出所需要的波形-Direct digital synthesizer, you can direct output of the waveform required
    2022-01-28 03:58:57下载
    积分:1
  • DE2 VGA控制代码,de2上控制VGA
    DE2 VGA控制代码,de2上控制VGA-DE2 VGA control code, de2 to control VGA
    2022-04-17 02:33:42下载
    积分:1
  • DDR (double rate) SDRAM controller reference design Verilog code, can be directl...
    DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good
    2022-11-05 09:15:03下载
    积分:1
  • M-ary-QAM-in
    研究信道噪声对M-ary QAM的影响,适合数字通讯从业者(Effect of channel noise on M-ary QAM in)
    2015-07-15 09:45:41下载
    积分:1
  • 高速FIFO,verilog设计。速度高达130Mhz
    高速FIFO,verilog设计。速度高达130Mhz-High-speed FIFO, verilog design. Speed up to 130MHz
    2023-06-26 05:15:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载