登录
首页 » VHDL » 高速FIFO,verilog设计。速度高达130Mhz

高速FIFO,verilog设计。速度高达130Mhz

于 2023-06-26 发布 文件大小:105.36 kB
0 1033
下载积分: 2 下载次数: 1

代码说明:

高速FIFO,verilog设计。速度高达130Mhz-High-speed FIFO, verilog design. Speed up to 130MHz

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DA_TLC5620
    是基于FPGA的5620的数模转换芯片底层的应用程序,希望有用。(Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.)
    2013-12-15 10:43:21下载
    积分:1
  • lcd1602
    艾米电子的液晶1602的Verilog语言程序 (Amy e-LCD 1602 of the Verilog language program)
    2010-10-26 11:20:49下载
    积分:1
  • 9_ImageMorphologic
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像形态学部分,腐蚀,膨胀,细化算法(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image morphology section, corrosion, swelling, thinning algorithm)
    2020-10-23 17:17:22下载
    积分:1
  • decode
    用Verilog实现汉明码编码,经测试可正确使用,代码简洁(Verilog with Hamming code encoding, the test can be used correctly, the code is simple)
    2017-03-10 19:28:21下载
    积分:1
  • hbf
    half band filter code
    2015-03-30 18:24:44下载
    积分:1
  • 实验九 计算机核心(CPU+RAM)的设计与实现
    计算机组成原理的CPU实验,基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)
    2018-06-09 11:13:43下载
    积分:1
  • 基于FPGA的VHDL的电子琴
    自己去年做的实训项目,基于FPGA的VHDL的电子琴,可实现自动演奏与手动演奏,手动演奏是用PS2键盘听过按键来实现电子琴的发音,并且用VGA显示音符与音键,本设计采用模块化设计,底层使用代码,通过例化成原理图,最终在底层实现原理图之间的连接。
    2023-03-08 06:35:04下载
    积分:1
  • AES128
    AES128 encription vhdl code
    2014-03-05 00:48:13下载
    积分:1
  • 6. For the key to enter a password lock, assuming that reset after the seven lam...
    6对于进入密码锁的按键,假设复位后七个灯显示" 0",使用sw1、sw2 2,然后只要按下并松开sw2,七个灯上就显示" 2",而只要按下并松开sw1,七个灯上就正确显示值" 1
    2022-03-11 23:10:49下载
    积分:1
  • vhdl,十进制加减计数器,输出计数序列信号
    vhdl,十进制加减计数器,输出计数序列信号-vhdl, decimal addition and subtraction counter, the output count sequence signal
    2022-02-07 17:03:29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载