登录
首页 » VHDL » DDR (double rate) SDRAM controller reference design Verilog code, can be directl...

DDR (double rate) SDRAM controller reference design Verilog code, can be directl...

于 2022-11-05 发布 文件大小:734.83 kB
0 205
下载积分: 2 下载次数: 1

代码说明:

DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • plldesign
    pll(phase locked loop) is used to fix the circuit to particular frequency
    2014-03-18 17:14:26下载
    积分:1
  • ad9288
    使用FPGA控制AD9288,方便移植,可以拿来直接使用,适合新手学习(Use FPGA control AD9288, easy migration, can be used to directly use for novices to learn)
    2021-04-21 08:58:49下载
    积分:1
  • USB1.1 IP核心控制设备,用硬件描述语言…
    usb1.1的设备控制器IP核,是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.
    2022-01-30 21:54:55下载
    积分:1
  • Two_Port_RAM_lab
    Actel双端口存储;通过串口发送数据初始化RAM,然后通过串口返回到上位机的串口调试程序显示(通过串口发送数据初始化RAM,然后通过串口返回到上位机的串口调试程序显示)
    2009-04-03 16:20:30下载
    积分:1
  • jitter_eliminate
    verilog描述的实用消抖电路,采用三个D触发器和一个JK触发器。使用emacs编写源文件,iverilog仿真通过,内有png仿真图像截屏(verilog description of the practical elimination shake circuit, using three D flip-flop and a JK flip-flop. Prepared source files using the emacs , iverilog simulation adopted, within the simulation images png screenshots)
    2009-11-24 15:51:44下载
    积分:1
  • 1553B总线接口技术研究及FPGA实现
    说明:  基于FPGA的1553b接口设计详细设计论文(1553B design based on FPGA)
    2019-04-18 11:02:52下载
    积分:1
  • sqrt_pipeline
    说明:  Matlab - to hdl code for square root
    2020-06-17 12:20:02下载
    积分:1
  • can-lite-vhdl-master
    说明:  CAN VHDL Code. Behavioral implementation of CAN bus interface.
    2021-01-19 21:48:41下载
    积分:1
  • 一种链式Merkle签名加密处理器体系结构
    应用背景一个时间签名方案依赖于哈希函数,因此,假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题,作为密钥对只能用于一个消息。这意味着,对于一次性签名方案的工作,发送者必须将验证密钥与邮件和签名一起传递。在接受,接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而,这种方法会导致计算,通信和存储间接费用。由于硬件加速,本文提出,第一次,一个处理器架构这提高了性能的一次性签名方案,而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作,即密钥生成、签名和验证都是在FPGA平台上实现,作为一个协处理器。原型的定时测量显示至少一个数量级相比,相同的软件解决方案的性能提升。关键技术这是第一次,一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术,这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级,许多参数,如温特尼茨参数,树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征,典型的加密处理器将进行优化处理。此外,由于布拉姆利用相对较低,内存密集型MCP的会实现,它允许建立更多更大的子树进一步提升处理器性能。
    2022-10-29 02:15:05下载
    积分:1
  • imply logic
    说明:  由忆阻器机制设计蕴含逻辑,内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
    2019-04-24 15:42:24下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载