EDA设计实验，用VHDL编写的数字时钟代码，能显示分，秒，小时。根据所设置的频率不同，能够调整时间快慢。...

说明：  HDMI IP的verilog实现，vivado平台生成的IP核(Verilog implementation of HDMI IP)

matlab随即图设计程序，应该比较有用，希望能申请会员成功吧。。(matlab then drawing design program)

binary adder / subtracter in vhdl

Flappy bird是一个相当有名的游戏，由越南的开发者 — —MrDong H.Nguyen iOSand Android 平台上。用简单的但是非常太有趣了，它只是吸引了数以百万计世界各地的人们下载和玩了。它具有最佳免费应用程序的应用商店和播放存储由的节拍 1 号2014 年 1 月。在这个游戏中，玩家必须尝试到一只鸟飞，避免管道的控件。核战鸟直通管 player‟s 得分将由一个折痕。试着控制只鸟飞过来，只要你可以，你可以得到分别奖牌与你的分数。这个游戏的 facinasting 的启发，决定尝试到的 we‟re 创造了这个游戏用 vhdl 实现的 DE1 板。We‟ll 有一些不同的想法比较原始医管局东的版本。We‟re 希望我们的努力将使游戏更多的乐趣和更多的挑战也

说明：  此程序为调试通过的程序，带有I2C总线功能的程序.(this procedure through the debugging process, with I2C bus function procedures.)

实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through

FPGA神经网络设计（影印本），全英文，很有用(FPGA neural network design (photocopies), all in English, very useful)

decoder 2-4 digital core

个人参与的某国家工程并行排序MATLAB程序，用于FPGA的RTLAB仿真，使用Simulink工具生成HDL代码。测试可用。(Individuals involved in sort of a national engineering parallel MATLAB programs for the FPGA RTLAB simulation, using the Simulink tool to generate HDL code. Test available.)

SDRAM的vegilog代码，做一个SDRAM的封装成为SRAM一样进行操作。一个顶层文件下由三个模块-SDRAM