网站首页

XILINXCPLD combine the simulation RS232 communication Verilog source

于 2022-01-28 发布文件大小:119.51 kB

 0  171

下载积分: 2 下载次数: 1

我要下载

代码说明：

结合XILINXCPLD所做的模拟RS232通信verilog源程序-XILINXCPLD combine the simulation RS232 communication Verilog source

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDLFIFO
用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY 有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也不再向存储单元中写入数据(写指针WP 不再移动)。 (NO)

2020-09-20 20:17:51下载

积分：1
SOS
使用matlab生成SOS滤波器，应用于FPGA的一个小型系统，有一定的参考价值(Using MATLAB to generate SOS filter, applied to a small system of FPGA, there is a certain reference value)

2016-07-31 20:53:19下载

积分：1
In Altera
在Altera的FPGA开发板上运行第一个FPGA程序，以后我还会陆续发布这方面的代码-In Altera

2022-03-11 01:12:51下载

积分：1
random
Verilog使用$random()函數簡單範例(Verilog using the $ random () function of a simple example)

2009-06-18 11:54:19下载

积分：1
dividefrequency
如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)

2009-02-13 15:45:38下载

积分：1
Rs232_Trans
controller for sending serial data at different speeds

2009-04-28 02:41:14下载

积分：1
con1
4 bit convoltion with vhdl.

2011-10-18 18:18:09下载

积分：1
uart
uart发射机Verilog HDL代码(Verilog HDL code uart transmitter)

2011-05-21 21:37:01下载

积分：1
VHDL Storage/counter design
vhdl寄存/计数器设计-VHDL Storage/counter design

2022-01-26 02:37:06下载

积分：1
compa
comparator code for micarowind

2015-03-28 17:18:49下载

积分：1

696516资源总数
106914会员总数
0今日下载

XILINXCPLD combine the simulation RS232 communication Verilog source

0 个回复

热门标签

热门下载