登录
首页 » VHDL » Verilog HDL编写的CPU模型,很经典,比较通用

Verilog HDL编写的CPU模型,很经典,比较通用

于 2022-03-21 发布 文件大小:1.50 kB
0 220
下载积分: 2 下载次数: 1

代码说明:

Verilog HDL编写的CPU模型,很经典,比较通用-Verilog HDL prepared by the CPU model, classic, more generic

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Robotics-Toolbox-For-Matlab.tar
    机器人控制,用matlab robotics toolbox 仿真设计(robotics controll using matlab robotics toolbo simulation)
    2012-11-27 14:18:41下载
    积分:1
  • Frequency-measurement
    频率计,测量频率。可测范围为100HZ至60khz.测量比较稳定。基于MSPg2553(Frequency meter, measuring frequency. Measurable range 100HZ to 60khz. Stable measurement)
    2012-08-22 11:59:22下载
    积分:1
  • ambe_rx_tx
    AMBE2000的压缩数据输出输入的Verilog代码,实现了自回环(loopback)效果. 希望对学习verilog语言的同学有所帮助。(The Verilog code of AMBE2000. input and output of compressed data to achieve a self-loop (loopback) effect. hope to help the one who is studying the verilog language.)
    2014-03-19 08:55:46下载
    积分:1
  • TechAss-2006
    un controller pi par le langage VHDL xilinx ise design 13.2
    2013-12-16 22:53:24下载
    积分:1
  • VGA_1
    VGA显示原理与VGA时序实现论文,详细介绍了VGA的原理 (Principle and VGA VGA display timing to achieve paper, detailing the principles VGA)
    2021-04-27 17:58:44下载
    积分:1
  • FPGA
    基于FPGA实现的一种新型数字锁相环-FPGA-based realization of a new type of digital phase-locked loop
    2023-01-20 11:30:04下载
    积分:1
  • ALU
    说明:  包含一个ALU,实现斐波那契数列的计算。1.接受两个6位二进制输入。2.通过手动输入的时钟驱动每个周期进行一次计算。3.结果输出到led灯(使用NEXYS4开发板)(Including an ALU to realize the calculation of Fibonacci sequence. 1. Accept two 6-bit binary inputs. 2. Each cycle is driven by a clock input manually. 3. Output to LED lamp (using NEXYS4 development board))
    2019-04-11 14:14:50下载
    积分:1
  • FPGA
    基于FPGA的FFT处理器的实现,适合做fpga的工程技术人员参考-FPGA-based realization of the FFT processor, suitable for the engineering and technical personnel fpga reference
    2022-09-26 01:05:03下载
    积分:1
  • 不错的介绍verilog的电子文档,对于入门级的新手有不错的参考价值...
    不错的介绍verilog的电子文档,对于入门级的新手有不错的参考价值-A good introduction to verilog electronic documents, for the novice there is a good entry-level reference value
    2023-03-11 23:45:04下载
    积分:1
  • 用verilog实现了一个数字秒表的设计
    用verilog实现了一个数字秒表的设计-verilog achieved using a digital stopwatch Design
    2022-08-03 10:15:12下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载