SPI接口的AD芯片配置

在FPGA内部实现数据大小排序是一件非常困难的事情，本例中以流水线方式实现16个数据的排序！

格子玻尔兹曼方法模拟poiseuille流，半反弹边界，适合进阶学者(Lattice Boltzmann Simulation poiseuille stream, half rebound border for advanced scholars)

说明：  用于FPGA的I2S接收模块，仅供学习和参考(audio-i2s receive.use fpga.)

本课题描述了基于fpga的32点fft的设计。这里进行verilog编码来实现这个32点fft。使用xilinx ise 12.1版本进行合成和模拟；

基于FPGA的 图像边缘检测 的相关代码和仿真图

说明：  vcs中文使用教程，帮助你快速入门Linux下的VCS操作(VCs Chinese tutorial to help you get started with VCs operation under Linux)

完整的FPGA项目，下载即可使用。使用时先指定FPGA（项目使用的是Cyclone IV）芯片型号，指定引脚，然后烧录即可。 本项目明显优于网络上其他的DDS信号发生器，产生波形步进十分精细（可调），最高频率高，波形形状好，并且经过signal Tap II 以及泰克示波器的实际测试。还可以进行波形的拓展，只需要对ROM进行重新编写即可，喜欢的朋友们可以下载。 文件解压后16.3M，压缩后11M，不是那些垃圾、骗积分的帖子，希望可以通过交流来获得进步。本人985高校普通本科生一枚，各位朋友们可以相互交流，喷子走开即可。

ALTERA on chip fifo. this document is from altera. good resouce

XAPP134 SDRAM VHDL design file

利用Vivado软件编写Verilog硬件描述语言实现小游戏“奔跑的方块”，开发板为ZYBO，通过VGA接口来控制屏幕进行显示.