Spartan3逻辑设计

使用信号功率计算，检测信号是否到达。从而控制后续模块，以减小系统功耗。(Signal power calculation, the detection signal to reach. To control follow-up modules to reduce system power consumption.)

是用于pci开发的核，可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间 (Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware)

流水线LMS，和RLS算法的Verilog代码，用于自适应信号处理的FPGA实现。(The Verilog code about fir_pipline_lms and fir_rls. They commonly used in adaptive signal processing in FPGA platform.)

sdh帧同步，实现sdh帧搜索，预同步，同步，保护等各态的功能(SDH frame synchronization SDH frame search, pre-sync, synchronization, protection, the function of each state)

MXT2021是一款双通道、 低功耗、 高性能的CMOS模数转换器。芯片 采用单电源1.9V供电， 采样精度为12位，单通道采样率为1.0GSPS，典型功耗为3.14W。 芯片采用本单位创新研制的 高速采样/保持技术、高速模数信号转换技术及自动校准技术，保证器件的高速度和高动态特 性。 为方便PCB板设计和后级FPGA/ASIC数据采集， MXT2021提供可通过SPI编程配置的LVDS 接口。

用verilog语言编写，一个8-bit ALU，可以完成按字节的+、-和与、或、非操作(Using Verilog language, an 8-bit ALU, to be completed by byte+,- And, or, non-operating)

CORDIC （协调旋转数字计算机） 是一种算法计算先验 功能类似正弦和余弦反正切值。该方法还可以进行轻松地扩展来计算广场 根，以及双曲函数。 该算法的工作原理是降低为其成微轮换数目计算 反正切值预计算并加载在一个表中。此方法可以减少到计算 加法、 减法，进行比较，并转移。由 Fpga 轻松地执行所有功能。 高度可配置的乔尔迪奇核心实现第 1 象限坐标旋转数字计算机 要计算超越函数算法。核心通过 " 在源中定义，可以实现 RTL 三个体系结构之一： 组合 迭代 流水线 组合实现解决方程在一个时钟周期为许多级别的代价 逻辑。迭代的方法将问题分解成迭代次数。这种方法

实现pwm波的输出，按键可调占空比的，可通过连接pwm输出值led灯以检测占空比的变化(To realize the output of the PWM wave, key adjustable duty ratio, but through the connection PWM output value led lamp with testing duty ratio changes )

说明：  用于读取海德汉绝对位置编码器的位置数据。ENDAT2.1接口(Read the data from ENDAT2.1)

可综合的Verilog语法（剑桥大学，影印）.(A comprehensive Verilog Grammar (University of Cambridge, photocopy).)