-
实验12
说明: 数字逻辑实验课第十二次作业,基于Verilog的Clock时钟(Clock based on Verilog)
- 2021-03-11 15:03:46下载
- 积分:1
-
b4b52
4b5b编码器实现,初学者资源,简单的逻辑电路实现(4b5b encoder implementation, resources for beginners)
- 2020-12-03 08:59:25下载
- 积分:1
-
800x600@60Hz VGA 时序产生的 Verilog
800x600@60Hz VGA 时序产生的 Verilog
此外包括一个软件二 13.0 测试项目。在 Altera DE0 开发板执行测试。
- 2022-02-07 16:06:28下载
- 积分:1
-
P2S
Parallel to Serial converter Module
- 2013-07-27 18:06:44下载
- 积分:1
-
FIFO
用verilog语言的实现FIFO存储器,以先进先出的方式处理数据(The FIFO memory is implemented in Verilog language, and data is processed in FIFO)
- 2017-07-15 09:33:21下载
- 积分:1
-
完整SD控制器!支持文件系统。
32-bit Wishbone Interface
• DMA
• Buffer Descriptor
• Compliant with SD Host Controller Spec version 2.0
• Support SD 4-bit mode
• Interrupt-on-completion of Data and Command transmission
• Write/Read FIFO with variable size
• Internal implementation of CRC16 for data lines and CRC7 for command line
Wishbine 总线使用。完整的SD卡控制器,支持文件系统,高速传输。
- 2023-05-06 18:00:02下载
- 积分:1
-
Poiseuille_BB_solution
LBM用于Poiseuille流初学者程序,直接反弹格式(LBM Poiseuille)
- 2021-02-24 15:49:39下载
- 积分:1
-
子带编码,在Verilog SPIHT算法
文件包含
- 2022-01-25 21:51:55下载
- 积分:1
-
freq_100M
用于检测100MHZ频率,带51单片机软核,控制外部液晶显示器以及按键等(Used to detect 100MHZ frequency, with 51 SCM soft core, control of external LCD monitors and buttons, etc.)
- 2017-07-28 09:57:56下载
- 积分:1
-
Verilog实现串口通信
利用Verilog语言实现串口通信发射模块,此项目程序可运行在quartus软件上。项目中包括波特率时钟模块、数据产生及汉明编码模块、串口发射模块。
- 2022-01-25 18:39:23下载
- 积分:1