-
FPGA SDRAM读写
SDRAM即同步动态随机存储器,同步是指memory工作需要同步时钟,内部命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断地刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写
- 2022-07-05 13:52:56下载
- 积分:1
-
WA
说明: QUARTUS2 16.9 VHDL FPGA ENDAT2.2
- 2020-11-24 17:50:21下载
- 积分:1
-
LVDS_SRC
实现LDVS接口数据接收 含有协议结构以及处理(lvds Verilog 512 frame)
- 2015-12-04 14:09:58下载
- 积分:1
-
hulf
说明: 设计一个哈夫曼编码器
要求对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。
① 组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。
② 输入数据序列的长度为256。
③ 先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。(Designing a Huffman Encoder
Huffman coding is required for a data sequence to minimize the average code length and output the coded and coded data sequence of each element.
(1) The elements that make up the sequence are the 10 digits [0-9], and each digit is represented by its corresponding 4-bit binary number. For example, 5 corresponds to 0101, 9 corresponds to 1001.
(2) The length of the input data sequence is 256.
(3) First output the encoding of each element, and then output the Huffman encoding sequence corresponding to the data sequence.)
- 2019-06-19 21:49:58下载
- 积分:1
-
shuzizhongsheji
有用的数字钟设计文档,有秒表、闹钟等模块,希望对大家有用!(JUST LEARN FROM IT!!ENJOY!)
- 2013-07-18 11:02:24下载
- 积分:1
-
vivado-constraints
vivado软件中的时序约束参考资料,很详细,不同的约束种类对应不同的命令。(vivado-using-constraints)
- 2019-05-15 16:20:58下载
- 积分:1
-
fir_vivado
此压缩包里面有基于vivado平台的工程,包括了正弦信号的产生,还有fir滤波器的设计以及fft算法的设计实现(in this package,there are three projects of
the generation of the signal of sin and the
design of fir filter and the ari)
- 2016-09-18 15:00:22下载
- 积分:1
-
交通灯 通过测试 有测试文件
交通灯 通过测试 有测试文件,其中timer_test.v为测试文件,可用于modelsim仿真测试用,timer.v为分频模块,可调节分频常数以适应不同的时钟频率,使输出时钟频率达到1Hz。light.v为交通灯控制灯的亮灭信号,digitron.v为交通灯数码管控制倒计时模块。整个交通灯为四相模式,有左转,倒计时为四个路口的。希望对共同学习verilog的同学有帮助!
- 2022-06-01 13:18:39下载
- 积分:1
-
4-to-1
4选1数据选择器,有使能端控制,4个数据输入,2个地址端,1个输出(4 1 data selector, enable end control, four data inputs, two addresses end, an output)
- 2012-10-15 18:48:38下载
- 积分:1
-
test-ram
design ram v8051 for project
- 2013-07-08 23:24:20下载
- 积分:1