登录
首页 » Verilog » DMA_controller

DMA_controller

于 2022-09-18 发布 文件大小:1.31 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

dma传输控制程序,Verilog编写,通过编译,完全可用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL.Programming
    这是这本书的第四个版本,现在这个版本不仅提供了VHDL语言的覆盖面,但设计方法的信息,以及。此版本将指导读者通过创建一个VHDL设计的过程中,模拟设计,综合设计,放置和布线设计,使用的重要模拟验证的最终结果,新的技术,称为全速调试,提供了极其快速设计验证。在这个版本的设计,例如已被更新(This is the fourth version of the book and this version now not only provides VHDL language coverage but design methodology information as well. This version will guide the reader through the process of creating a VHDL design, simulating the design, synthesizing the design, placing and routing the design, using VITAL simulation to verify the final result, and a new technique called At-Speed debugging that provides extremely fast design verification. The design example in this version has been updated to reflect.)
    2012-04-08 19:36:36下载
    积分:1
  • 7-5
    基于FPGA的ip核FIR低通滤波器,实现滤波功能,简单好用(FPGA-based ip core FIR filter for filtering function, easy to use)
    2020-10-05 11:47:38下载
    积分:1
  • 锁相环设计及 fpga 实现
    本文提出了基于 FPGA 用 Verilog 和其执行的锁相环设计。采用 Verilog HDL 设计了锁相环。针对采用赛灵思 ISE 12.1 模拟器用来模拟Verilog 代码。本文给出了锁相环的基本块的详细信息。在本文中,中详细描述了的锁相环实现。使用针对采用赛灵思及其仿真结果也是讨论了。它还提出了针对采用赛灵思 SPARTAN3E 锁相环设计的 FPGA 实现XC3S200 芯片,它的结果。锁相环设计 200 千赫的中心频率。的锁相环工作频率范围是设计的 189 Hz 至 215 千赫,锁系列
    2022-09-05 14:20:03下载
    积分:1
  • OFDM_Verilog实现
    使用Verilog语法编写OFDM系统,可借鉴学习,包括发射和接收两部分,发射部分有时钟,映射,交织,加CP、长短训练符号等模块,接收部分有频偏估计,解交织,解映射,维特比译码等模块
    2023-06-03 16:50:04下载
    积分:1
  • libiio-0.15
    ad9361 matlab驱动代码,运行此代码可在matlab中控制AD9361(AD9361 matlab driver code, running this code can control AD9361 in MATLAB)
    2020-07-25 12:38:44下载
    积分:1
  • formal_verification
    说明:  现在最流行的RTL设计方法之一,本书为全球流行的设计入门书籍(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)
    2020-06-23 22:00:02下载
    积分:1
  • 基于FPGA的四路ov7670摄像头图像采集与VGA显示系统
    应用背景应用于多路图像并行采集和显示的场合。关键技术基于华升FPGA图像处理开发板完成了四路图像采集,并送VGA分屏显示,程序全部为Verilog硬件语言编写,摄像头采用OV7670型,程序注释清晰,扩展性强,理论上可以继续扩展多路。
    2022-02-01 13:48:05下载
    积分:1
  • SD_Controller_Verilog
    说明:  该程序包是SD卡/MMC卡控制器SDC的verilog语言包,它包括以下4部分:RTL源代码,测试平台,软件仿真文件,说明文件。(This source package is the SD card and MMC card controler model based on the Verilog language. It has the following 4 parts: RTL language, testbench, software simulating files and help document.)
    2021-04-05 17:39:03下载
    积分:1
  • ethernet_udp_ep4c_ok_final
    用ALTERA的FPGA实现UDP通信源代码(FPGA UDP)
    2015-04-27 01:15:36下载
    积分:1
  • 游戏所有侵略者都都属于我们的 Verilog
    接下来是模仿经典的嵌入式系统的实现与设计街机游戏太空入侵者。这个项目利用 Altera 硬件和软件功能DE2 板。实施涉及 C 和 vhdl 语言的组合。我们使用的是 PS/2 键盘,VGA显示器和外围设备作为沃尔夫森 WM8371 音频编解码器。所有侵略者都属于我们! 一个二维的固定射击游戏,玩家控制通过横向穿过屏幕的底部,并射击,降序外星人的家船。目的是打败五排在作为屏幕上来回横向移动的十二个外国人他们迈向屏幕的底部。球员击败了外星人,并通过挣点,用激光导弹射击它。打败外星人带来另一波更难,一个循环,可以继续下去。外星人企图破坏家船由它射击,虽然他们接近底部屏幕。如果他们到达底部,外星人入侵成功,游戏就结束了。家船部分受可毁于外星人的四个固定防御路障和首页-船。这场比赛我们翻译分为 3 个阶段: 游戏开始阶段: 这一阶段包含询问球员他/她是否准备好了"拯救地球"的介绍屏幕。游戏的玩阶段: 这是游戏的主要阶段。玩家扮演的这场比赛是由射击在外星人的波浪,因此按顺序结算水平。每个玩家开始 3 的生活。他 / 她能不能输掉比赛以两种方式: 如果他/她获取由外来导弹射击 3 次,或如果外星人波收益这样远了,他们到达了街垒水平 (这表明成功的外星人入侵 !)。游戏结束阶段: 上输掉了比赛,游戏状态转到游戏结束屏幕。的用户可以通过按输入键重新启动游戏,并恢复拯救地球
    2022-07-18 01:27:20下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载