顺序显示

Verilog写的88E1111 GMII接口驱动代码,仿真通过，使用的是Xilinx的三态以太网IP核。

i2C slave功能模块的一种实现方式，简单易根据自己实际需求做修改，已经过FPGA验证可以很好的工作

基于verilog的RS编码器 绝对实用(Based on the RS encoder verilog absolute utility)

n bit generic shift registers

这是该演示程序，使用 D5M。它可以输入从 D5M 相机和图像输出到 VGA 的形象。 此程序是非常实用的第一次使用 D5M 板，我们可以添加函数，我们想要从这个的程序。它是一个非常基础程序在 D5M 摄像头和 VGA。此程序可以在图像处理中使用它是非常入门程序。

我们按照应用的需求来定义计算机，本文介绍一个非常简单的CPU的设计，它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte，其中1byte=8bits。所以这个CPU就有6位的地址线A[5：0]，和8位的数据线D[7：0]。 　　我们仅定义一个通用寄存器AC（8bits寄存器），它仅仅执行4条指令如下： 　　Instruction 　　Instruction Code 　　Operation 　　ADD 　　00AAAAAA 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

针对京微雅阁的CME300 FPGA教程，里面有几个例程，并附有源代码，初学者可尽快入门。(For Beijing micro Accord CME300 FPGA tutorial, there are a few routines, with source code, beginners can start as soon as possible.)

AHB to Wishbone memory interface VHDL source code

AES128 encription vhdl code

完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。(Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.)