设计 verilog 蓝牙模块

对MAX5250芯片进行控制，实现DA转换输出。(Controlling MAX5250 Chip)

此代码演示基本的层次结构构造和逐步 UVM 的测试。每一位 UVM 组件适用于自动化的阶段执行要了解如何逐步作品是否自上而下或自下而上使用此代码。

MIPS 处理器程序，出自于《CMOS VLSI Design and Systems Perspective》书中。可以实现LB、SB、RTYPE、BEQ、J指令，仿真测试可以用。

说明：  一个简单的CPU设计，支持add，sub，mvi，mv四条指令，用Verilog语言编写，在Quratus II上编译通过，仿真正确。(A simple CPU design, support add, sub, mvi, mv four instructions, with the Verilog language, compiled by the Quratus II, the simulation is correct.)

时序约束方面的经典文章，适合学习FPGA的初学者(A classic article on timing constraints, suitable for beginners to learn FPGA)

说明：  基于FPGA，用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)

对aurora模块时钟处理模块，实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)

利用VHDL语言和模块化设计实现PCM编译码的功能，整体工程和代码全有。(PCM encode and decode by VHDL in Quartus2. )

我写的 verilog 8 位阵列乘法器。接受两个 8 位数字，并给出 16 位的结果。

模块