-
lut_multiplier
使用verliog设计实现LUT查找表乘法器,通过modelsim仿真验证通过(Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim)
- 2021-04-09 10:18:59下载
- 积分:1
-
OFDM-based-on-FPGA
用FPGA实现OFDM系统,硬件语言为Verilog,环境为xilinx,详细介绍了接收机和发射机各个模块的源代码(OFDM system with a FPGA implementation, hardware language Verilog, environment xilinx, details of receiver and transmitter modules source code)
- 2015-05-11 08:58:13下载
- 积分:1
-
ads7809
ADS7809是Burr-Brown公司推出的高精度AD采集芯片。它采用5V单电源供电,内含16位
逐次逼近寄存器,采样精度高,功耗小。
用Verilog实现其配置(ADS7809 is a Burr-Brown Introduces High Precision AD capture chip. It uses a single 5V supply, with 16-bit successive approximation register, sampling and high precision, low power consumption. To achieve its configuration with the Verilog)
- 2021-04-05 17:09:03下载
- 积分:1
-
1G以太网UDP
ARTIX7200T FPGA 与PC 之间进行的以太网数据通信, 通信协议采用 Ethernet UDP 通信协议。FPGA 通过 GMII 总线或 MII总线和以太网PHY 芯片通信, 再把数据通过网线发给 PC,或者把从 PC 接收的以太网数据传给 FPGA。
- 2022-09-04 10:15:13下载
- 积分:1
-
LDPC编译码
LDPC编译码,最新一代纠错码技术,自带校验矩阵,数据程序内带测试数据
- 2022-01-26 04:09:36下载
- 积分:1
-
1 位加法器模块注册转让级和门级模拟
这个简单的项目举例说明如何编写简单的 1 位加法器和合成之前和之后合成与设计编译器对其进行测试。
登记册转让级别是您编写的代码和其模拟显示理想时间关系图。
门级后合成和设计编译器是代码,包含真正的时间关系图和模拟。
- 2023-05-09 14:10:03下载
- 积分:1
-
VHDL_i2cs_rx_CPLD
CPLD imlementation of I2C BUS Controller.
The description has been made by VHDL
- 2012-08-20 14:30:18下载
- 积分:1
-
uart2spi-master
说明: this code works with spi and uart interfaces.
- 2020-07-21 21:10:59下载
- 积分:1
-
VerilogHDL_DC_Motor_control
采用Verilog HDL语言编写的直流电动机控制系统,主要完成直流电动机的速度控制,典型的三闭环(位置、转速和电流反馈)直流电机控制系统,对控制类相关的学习者价值很高(Using Verilog HDL language of the DC motor control system, mainly the completion of DC motor speed control, a typical three-loop (position, speed and current feedback) DC motor control system for control-type high-value related to the learner)
- 2008-01-10 23:34:29下载
- 积分:1
-
3 位到 4 位解码器
此程序将解码 3 位二进制值为自我过渡活动较少的 4 位值。
这是执行 IEEE 文件来解压缩 VLSI 互连线上的数据。
- 2022-06-29 06:38:32下载
- 积分:1