登录
首页 » VHDL » adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的

adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的

于 2022-09-16 发布 文件大小:81.73 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的-ADC0809

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 交通灯的VERILOG实现,含详细中文注释.
    交通灯的VERILOG实现,含详细中文注释.-Verilog realize traffic lights, with detailed notes in Chinese.
    2022-05-15 02:49:07下载
    积分:1
  • key_liangzhu
    梁祝音乐verilog code --适用于QUATUS II 开发环境下,适合于verilog入门学员(the verilog code of liangzhu )
    2013-04-25 15:19:58下载
    积分:1
  • al422b
    AL422B,FPGA写的控制时序。XIWANGDUIDAJIAYOUYONG(AL422B,timing of AL422b.)
    2014-04-17 21:41:09下载
    积分:1
  • Decodificador
    System Verilog decodificator. Enters a value(binary), drops hundreds, tens and units in BCD
    2013-05-15 02:11:45下载
    积分:1
  • breathingLED
    stc12c5a60s2单片机做的两路呼吸灯,可以用ad和按键控制闪动频率(stc12c5a60s2 SCM done with the two breathing lights, you can use the ad and buttons to control the flashing frequency)
    2013-05-10 15:33:18下载
    积分:1
  • 小波变换VHDL
    JPEG2000中的小波变换部分的VHDL源代码。 JPEG2000的核心算法是建立在离散小波变换基础之上的。由于离散小波变换的优良特性使得它成为JPEG2000的核心编码技术:一方面,它能很好地消除图像数据中的统计冗余;另一方面,小波变换的多分辨率变换特性,很好地利用了人眼视觉特性,而且小波变换后的图像数据,能够保持原图像在各种分辨率下的精细结构,为进一步去除图像中其它形式的冗余信息提供了便利。 首先对输入数据按行作小波变换,经水平滤波后并下采样分解出沿水平方向上的低频和高频分量。其次对行处理后的数据按列进行垂直滤波和下采样,这样一幅图像就被分解成四个尺寸分别为原图的四分之一的子图,它们对应十四个子频带:分别为水平方向低频和垂直方向低频(LL子带)、水平方向低频和垂直方向高频(LH子带)、水平方向高频和垂直方向低频(HL子带)、水平方向高频和垂直方向高频(HH子带),HL,LH,HH称为细节子图,LL称为低分辨率子图。再对LL再作运算,可得到二级小波变换如图3所示。可以看出在高频子带中的能量非常低,大部分能量都集中在LL子带中,这对于图像压缩很有利。
    2023-04-21 08:15:03下载
    积分:1
  • DW_apb_wdt
    verilog实现watch dog,可直接用于芯片开发中。(erilog realization watchdog, can be directly used for chip development.)
    2020-12-25 16:09:06下载
    积分:1
  • LDPC-long40rate0.5-encode-and-decode
    LDPC的短码,码长为40速率为0.5的LDPC码的设计,用的是QC矩阵,压缩文件为原码部分,工程太大传不上去。(LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.)
    2013-07-01 09:28:47下载
    积分:1
  • QAM_verilog
    基于FPGA的16QAM,用verilog编写,其中DDS为自己编写,含设计文件和testbench。已通过moldesim软件仿真。 (FPGA-based 16QAM, with verilog writing, including DDS for their preparation, including design files and testbench. Simulation software has been through moldesim.)
    2021-02-22 18:29:41下载
    积分:1
  • FFT
    64-point FFT/IFFT processor architecture : Rrdix-SDF
    2013-01-13 06:29:57下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载