ofdm的verilog程序 利用ＦＰＧＡ实现

基本逻辑门电路的设计方法，或门的VHDL的设计让你更容易步入VHDL的设计氛围中，简单的或门编制-Basic logic gate circuit design methods, or the door of the VHDL design allows you to more easily into the VHDL design environment, the simple OR gate preparation

Verilog语言的流水灯设计程序，对初学者很有用。(Water lights Verilog language design program useful for beginners.)

该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)

使用FPGA透过RS232与PC的作沟通，

51单片机测试程序，ＩＣ:UC1676,4线串口(51 MCU test program, IC:UC1676 4-LINE, SPI INTERFACE)

二进制除法器，采用移位相减的方法实现，位数可调-The source code of a divider

基于FPGA的新型数据位同步时钟提取(CDR)实现方法-New FPGA-based data bit sync clock extraction (CDR) method

说明：  鉴于stm32在keil平台上的ADC采集转化，在LCD屏上显示程序(voltage acquisition adc)

一个用于数字解调的应用程序，主要用于数字接收机的应用方面-A demodulator for digital applications, mainly for the application of digital receiver

针对串行存储器M25P80应用的verilog程序-M25P80 serial memory for applications Verilog program