网站首页

verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用....

于 2022-08-24 发布文件大小:5.75 kB

 0  149

下载积分: 2 下载次数: 1

我要下载

代码说明：

verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

dds
基于FPGA，利用vhdl语言结合matlab工具实现dds,已经仿真(Based on FPGA, VHDL language with matlab tools to achieve DDS, has simulation)

2013-04-22 15:36:08下载

积分：1
sdram
数字ic设计，二级缓存，格雷码，深度256，(Digital IC design, two level cache, gray code, depth 256.)

2018-10-31 10:40:37下载

积分：1
adc0809的fpga时序电路接口程序
adc0809的fpga时序电路接口程序-Sequential Circuits adc0809 the FPGA interface program

2022-01-25 21:49:43下载

积分：1
用vhdl语言来实现四位并行加法器的功能是本科生的必学内容...
用vhdl语言来实现四位并行加法器的功能是本科生的必学内容-Using VHDL language to realize four parallel adder function is a must for learning the content of undergraduate

2022-05-12 13:50:07下载

积分：1
fpga(CAN)
fpga实现ＣＡＮ总线控制器源码,每个项目都有说明文件，介绍使用方法。(fpga CAN Bus Controller source, each with explanatory documents on the use of methods.)

2020-11-26 15:09:31下载

积分：1
Verilog语法
Verilog语法教程，适合初学者，详细(Verilog instruction book)

2019-05-04 16:07:18下载

积分：1
带load、clr等功能的寄存器
带load、clr等功能的寄存器-belt load, the function clr Register

2022-06-20 10:15:42下载

积分：1
divider
verilog HDL编写的浮点除法器，编译通过，可综合。压缩包包含三个文件。(verilog HDL write floating-point divider, compile, can be integrated. Archive contains three files.)

2011-08-29 09:12:21下载

积分：1
用VerilogHDL编写的，一个占空比为50％的6分频电路
用VerilogHDL编写的，一个占空比为50％的6分频电路-prepared using Verilog HDL, a 50% duty cycle for the six sub-frequency circuit

2023-06-23 12:25:03下载

积分：1
edaczcjfq
出租车计费，器设计一个出租车自动计费器，计费包括起步价、行车里程计费、停止和暂停不计费三部分。现场模拟汽车的启动、停止、暂停和换挡状态。分别用四位数码管显示金额和里程，各有两位小数，行程 3公里内，起步费为6元，超过3公里，以每公里1.3元计费(Car repair billing device)

2018-05-04 11:34:33下载

积分：1

696516资源总数
106914会员总数
0今日下载

verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用....

0 个回复

热门标签

热门下载