VHDL语言的cookbook,能够使你更快的学会使用VHdL

使用verilog语言，滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)

VHDL硬件描述语言作业-VHDL hardware description language operations

电子时钟，可以显示四位，两位显示分钟，两位显示秒，可以用按键控制清零，以及加减数(Electronic clock, you can display four bit, two bit display minutes, the second display seconds, can be used to control the key to clear, and the addition of subtraction)

PCIe demo sample code

LCD 因其轻薄短小,低功耗,无辐射,平面 直角显示,以及影像稳定等特点,当今应用非常 广泛。CPLD(复杂可编程逻辑器件) 是一种具有 丰富可编程功能引脚的可编程逻辑器件,不仅可 实现常规的逻辑器件功能,还可以实现复杂而独 特的时序逻辑功能。并且具有ISP (在线可编 程) [1 ] 功能,便于进行系统设计和现场对系统进 行功能修改、调试、升级。通常CPLD 芯片都有 着上万次的重写次数,即用CPLD[ 2 ] 进行硬件设 计,就像软件设计一样灵活、方便。而现今LCD 的控制大都采用专用控制芯片,且一般都采用进 口芯片,成本较高。并且为了保证在特定环境下 控制芯片能正常工作,往往要加上必需的与门、 非门、以及HC244 ,HC245 、HC373 等元件,这样 不仅提高的成本,也因分立元件的引入而降低了 电路的可靠性。本设计的目的是采用Xilinx 公 司生产的一片XC95288 和一片XC95144 来实现 LCD 控制器以及其外围控制,时序逻辑的全部 功能,使得LCD 控制系统故障率和开发成本大 大降低,并使LCD 控制系统有强大的功能可扩 展性。-err

这是一个很实用的，很实用的，关于软件的使用，大家可以来看看。-This is a very practical, very practical, with regard to the use of software, everyone can come and see.

xilinx spartan6的pcie pio源代码(xilinx spartan6 pcie pio demo)

Verilog_HDL源码， Verilog_HDL源码-Verilog_HDL source, Verilog_HDL FO

八位并行数据转换为串行数据依时钟信号串行输出(Eight bit parallel data to serial data)

说明：  Xilinx Vivado 2018 License File