登录
首页 » VHDL » 7 digital display decoder design 7 Digital is pure combinational circuits, usual...

7 digital display decoder design 7 Digital is pure combinational circuits, usual...

于 2022-08-11 发布 文件大小:81.47 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮,于是数码管显示“5”。-7 digital display decoder design 7 Digital is pure combinational circuits, usually of small-scale dedicated IC, such as 74 or 4000 Series devices can only be used to decimal BCD decoder, but digital systems in the data processing and computing are binary, so the output expression are hexadecimal, and hexadecimal number in order to meet the needs of the decoding shows that the most convenient way is to use decoding process in FPGA/CPLD in to achieve. Seven-Segment decoder as an example, the output signal of the seven were LED7S access digital pipe 7 above, high in the left, low in the right. For example, when LED7S output as

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FFT
    FFT with fix point 2*N
    2013-10-06 15:38:38下载
    积分:1
  • UART receiver and transmitter using vhdl
    这是执行高速的代码通用异步收发器代码是用VHDL写的语言.UART是一种在传输端进行并行输入和串行输出,在接收端进行串行输入和并行输出的算法。
    2022-02-06 12:51:51下载
    积分:1
  • 用VHDL编写的JK触发器
    用VHDL编写的JK触发器  用VHDL编写的JK触发器 用VHDL编写的JK触发器
    2022-01-26 05:14:12下载
    积分:1
  • Hoang_ha_PIC18_for_proteus.2
    library of protues aaaaaaaa
    2013-11-12 12:00:40下载
    积分:1
  • VHDLdevelopment-court
    vhdl数字电路设计经典教程,入门必备,非扫描版,非常清晰(vhdl digital circuit design classic handbook, entry-essential, non-scan version, very clear)
    2011-07-13 16:23:18下载
    积分:1
  • 这是使用VHDL语言编写的密码锁程序,供大家参考
    这是使用VHDL语言编写的密码锁程序,供大家参考-This is the use of the VHDL code lock preparation procedures for reference
    2023-04-25 08:05:03下载
    积分:1
  • switch--circuit
    最近交互式电源技术,软交换、同步整流、频率固定(Alternating expressions Power technology recently、Softswitch, synchronous rectification, fixed frequency)
    2013-11-25 15:56:17下载
    积分:1
  • 简易cpu的设计
    计算机组成原理的课程设计作业,用vhdl语言写了一个简易的cpu,包括寄存器,存储器等原件,完全用代码写成,没有直接用原件去连接,有助于我们很好的学习vhdl。   这是一个cpu的连接代码,并没有各种原件的代码 ,因为各个原件代码很简单就没上传
    2022-03-12 07:35:18下载
    积分:1
  • sqrt_pipeline
    Matlab - to hdl code for square root
    2020-06-17 12:20:02下载
    积分:1
  • rs_204_188----v1.0
    RS 编码和解码Verilog Code, 实现了RS(204,188)的编码和译码;(RS Coding and Decoding Verilog code, implement RS(204,188) )
    2021-03-25 20:29:14下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载