这是使用VHDL语言编写的密码锁程序,供大家参考

无线通信FPGA设计Matlab Verilog代码(Wireless FPGA design Matlab Verilog code)

二进制LDPC解码器：

如何用VHDL语言对时钟进行分频以达到计数目的(how to achive counting by VHDL Language)

quartus ii 环境下，一个完整的利用TEXTIO仿真的源代码，包括读数据文件和输出数据到文件。(Under quartus ii environment, a complete simulation using TEXTIO source code, including reading data files and output data to a file.)

第一次输入和输出第一缓冲 vhdl 代码

自动售货机，投币自动售货 MaxplusII下运行-Vending machines, coin-operated automatic vending MaxplusII run

说明：  一个简单的CPU设计，支持add，sub，mvi，mv四条指令，用Verilog语言编写，在Quratus II上编译通过，仿真正确。(A simple CPU design, support add, sub, mvi, mv four instructions, with the Verilog language, compiled by the Quratus II, the simulation is correct.)

fft变换三个中的一个（站长：三个代码算一个）-fft transformation of a three (head : It is a code 3)

用zynq实现片内的数模转换，基于最新的zynq平台(zynq xadc on FPGA arm)

dataflow muliplexer in FPGA