-
用VerilogHDL进行频率生成器。
yong VerilogHDL yu yan bianxie de pinlv fa sheng qi,shi yong ISE ruan jian da kai.-Used VerilogHDL to make a frequency builder.
- 2022-01-21 03:50:48下载
- 积分:1
-
PIC单片机学习软件及其资料
PIC单片机学习软件及其资料,入门到精通(PIC MCU learning software and its information, entry to proficiency)
- 2019-07-04 17:17:40下载
- 积分:1
-
计算机体系结构手册上的Verilog HDL
Computer Architecture Handbook on Verilog HDL
- 2022-03-21 17:37:14下载
- 积分:1
-
simpleCpu
relative cpu design implementation
- 2013-08-14 21:22:39下载
- 积分:1
-
3input_xor
用Hspice实现一个三输入异或门,并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)
- 2018-06-12 11:06:45下载
- 积分:1
-
Spartan 3E
这种设计将允许您调查是 1k 位保护与SHA-1 发动机内部 EEPROM 的达拉斯半导体 DS2432 装置。该装置具有一个有趣的 1 线界面,用来提供电力和双向的沟通。设计采用 PicoBlaze 来执行所有 1 有线通信协议和您通过 RS232 串行端口的 PC 上提供简单的用户界面 (使用超级终端或类似)。一些 DS2432 命令都完全支持的而其他人可以进行调查,使用简单的字节写入和读取字节的选项。
- 2023-04-04 08:55:03下载
- 积分:1
-
系统介绍EDA技术的发展概述,相关概念,VHDL语言、MAX+PULS、QUARTUS的设计方法。...
系统介绍EDA技术的发展概述,相关概念,VHDL语言、MAX+PULS、QUARTUS的设计方法。-System overview of the development of EDA technology, related concepts, VHDL language, MAX+ PULS, QUARTUS design method.
- 2022-07-09 22:03:23下载
- 积分:1
-
- 2022-07-05 02:24:05下载
- 积分:1
-
wbm
用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.(algorithm using the symbols multiplier, HDL-piece quantities. it is not necessary for the company's paid Multiplier ip core.)
- 2006-07-12 14:49:35下载
- 积分:1
-
jiaotongdeng
十字路口交通灯的单片机控制源代码 红黄绿三灯 还有数码管时间显示(Intersection traffic lights SCM source code red yellow three lights and LED time display)
- 2011-08-07 23:34:04下载
- 积分:1