fpga实现ps2控制键盘

这是一个EOS项目中的GFP成帧结构，能够容错，可以配置字节域(This is an EOS project GFP Framing structure, be able to fault-tolerant, can be configured byte domain)

“同步”表示相同频率的时钟源，“ FIFO”表示先进先出的意思。 FIFO 的用 意一般都是缓冲数据，另模块独立，让模块回避调用的束缚。同步 FIFO 是 RAM 的亚 种，它基于 RAM，再加上先进先出的机制，学习同步 FIFO 就是学习如何建立先进先出 的机制。

•作为一个 PWM 或一个定时器工作。 • 16 位的主要计数器。 • PWM/计时器可以选择横臂接口时钟或外部时钟作为工作时钟之间。 • PWM 可以选择专用的责任周期输入或内部寄存器之间作为源的占空比. •责任比和周期可以在运行时改变。 •主持通过横臂奴隶界面。 •工作时钟可以降低时钟频率到最多 1/65535 或的原始频率。 •期间登记册也作为计时器目标寄存器模块时在定时器模式。

流水线LMS，和RLS算法的Verilog代码，用于自适应信号处理的FPGA实现。(The Verilog code about fir_pipline_lms and fir_rls. They commonly used in adaptive signal processing in FPGA platform.)

说明：  DA芯片输出控制 SPI协议 只写不读 FPGA用 verilog(DA-chip SPI protocol output control does not read write-only FPGA with verilog)

用veriloghdl编写的自制UART。在modelsim下

文件中包含BFSK、DPSK、BPSK、QPSK等等数字调制程序。(File contains the BFSK, DPSK, BPSK, QPSK, and so on digital modulation process.)

这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)

鲍伍利乘数用于 2 四位二进制数比普通的那种使用更少的触发器。

使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩