fpga实现ps2控制键盘

module example_3_1(A, B, C, D, E);        output D, E;    input  A, B, C;    wire   w1;    and G1(w1, A, B);    not G2(E, C);    or  G3(D, w1, E); endmodule

FIFO的VERILOG代码编写 可综合的Verilog FIFO存储器(The VERILOG code FIFO write comprehensive Verilog FIFO memory)

CORDIC （协调旋转数字计算机） 是一种算法计算先验 功能类似正弦和余弦反正切值。该方法还可以进行轻松地扩展来计算广场 根，以及双曲函数。 该算法的工作原理是降低为其成微轮换数目计算 反正切值预计算并加载在一个表中。此方法可以减少到计算 加法、 减法，进行比较，并转移。由 Fpga 轻松地执行所有功能。 高度可配置的乔尔迪奇核心实现第 1 象限坐标旋转数字计算机 要计算超越函数算法。核心通过 " 在源中定义，可以实现 RTL 三个体系结构之一： 组合 迭代 流水线 组合实现解决方程在一个时钟周期为许多级别的代价 逻辑。迭代的方法将问题分解成迭代次数。这种方法

CAN驱动器MCP2515驱动，verilog编写，实测可用(CAN driver MCP2515 driver, Verilog written, measured available)

RS（255，223）编码器，已实际运用到产品中(RS (255,223) encoder has actually applied to products)

Synthesis and fpga implementation of UART

附加的文件包含 ADPLL 的行为模型。 6 位贸发局用。一个快速的时钟用来计算输入的参考时钟和反馈时钟之间的时间性差异。 贸发局决议是如果快速的时钟速度更快更高。 数字环路滤波器生成 14 数字控制位控制 DCO 的频率。 14 位 DAC 用于方便控制 DCO 由像控制 VCO 的手段。 4330 分隔线用于附加的文件。

用于单片机的adc采集实验，经过降噪处理，结果精确(ADC acquisition experiment for single chip computer, after noise reduction processing, the result is accurate)

DE2使用手册，介绍DE2的所有组成元件，使用方法，还有相应的实例。(DE2 User Manual, describes all the components DE2 components, using the method, there is a corresponding instance.)

这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件，可在QuartusII或MaxplisII下综合和仿真，并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测，同时还可以实现其它的图像模块化处理算法，例如高斯滤波，平滑等。(this is my own preparation for the 256* 256 size of the image segmentation Edge Detection vhd document in the next QuartusII or MaxplisII integrated and simulation, and the FPGA tested. Can be adapted to support other size image segmentation edge detection, It can also achieve other modular image processing algorithms, such as Gaussian filtering, smoothing and so on.)