鲍伍利乘数

关于FPGA的一些例程，包括CORDIC数字计算机的设计，RS(204,188)译码器的设计等。(Some routines on FPGA include the design of CORDIC digital computers, the design of RS (204188) decoders, etc.)

this program does something im not sure what but all i want is to get into the damn site thank you

ov5620在FPGA中的使用，本程序实现的功能是驱动摄像头OV5620，并将数据通过VGA接口输出，外接显示器即 看到摄像头的图像。

数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)

verilog代码实现的数字密码锁。通过4个并行的10位移位寄存器，分别记录在时钟上升沿时A,B,C,D的输入情况，比如某上升沿输入A，相应时刻A对应的移位寄存器输入1，其他三个移位寄存器输入都为0.另外4个并行的10位寄存器记录密码。这样，密码锁不仅可以识别字符数量，还可以判断出字符的输入次序。(verilog code of digital lock. By four parallel 10-bit shift register, respectively, recorded in the clock rising edge A, B, C, D of inputs, such as a rising edge of input A, the corresponding moments A 1 corresponding to the input shift register, the other three shift bit register inputs are 0. another four parallel 10-bit registers record the password. This lock can not only identify the number of characters, you can also determine the character of the input sequence.)

risc（精简指令集计算机）用于更快的操作。这段代码是一个可综合的代码，可以在硬件上实现。

图像降噪GUI界面，用到butterworth滤波器，中值滤波器和维纳滤波器，仅供参考。(noise reduction using media filter )

(1) 与微处理器可编程三态总线接口 GPIO （通用目的输入和输出端口）(2) 总线接口：1.addr_reg： 地址总线2.rd_n_reg、 wr_n_reg、 cs_n_reg： 控制总线3.数据： 三态数据总线(3) 内部寄存器：

基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动检测(System Generator based image processing engineering, multimedia processing on FPGA source code, based on video motion detection)

嗨伙计， 附加的文件包含了完整的工作示例通用验证方法学基于系统VERILOG