登录
首页 » Verilog » 鲍伍利乘数

鲍伍利乘数

于 2022-06-14 发布 文件大小:2.16 MB
0 197
下载积分: 2 下载次数: 1

代码说明:

鲍伍利乘数用于 2 四位二进制数比普通的那种使用更少的触发器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA控制VGA接口的简单实验
    使用的是飓风四代 的开发板,完成的是VGA接口的测试,简单的汉字显示,数字显示,图片显示,基本上完成了VGA的所有能用的功能,代码注释详细,适合入门者,压缩包中的实验个数很多,涵盖了所有的VGA实验。
    2022-02-16 09:11:56下载
    积分:1
  • Array-multiplier
    Array muiltiplier verilog code.. 4 bit two inputs with 8 bit outputs
    2015-02-21 12:59:12下载
    积分:1
  • shuzizhongsheji
    有用的数字钟设计文档,有秒表、闹钟等模块,希望对大家有用!(JUST LEARN FROM IT!!ENJOY!)
    2013-07-18 11:02:24下载
    积分:1
  • div_fru
    介绍分频器的好资料。不光有奇数分频、偶数分频,还有小数分频。相信把这个资料理解透了后以后分频器的设计就不是问题了。(Introduction divider good information. Not only have an odd frequency, even frequency, there are fractional. I believe understanding this information through the post after the Divider is not a problem.)
    2010-06-17 21:52:55下载
    积分:1
  • digital-system-design
    基于VHDL语言的七段显示管程序, 实现9个数字循环 并且能控制播放速度(SEVEN SEGMENT DISPLAY)
    2011-02-14 21:02:38下载
    积分:1
  • RS
    说明:  通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)
    2013-07-18 16:09:22下载
    积分:1
  • ddr2_controller
    DDR2控制器设计原码,可以在FPGA上测试通过,并对外部的ddr memory进行读写访问.(DDR2 controller design of the original code, can be tested through the FPGA, and external ddr memory read and write access.)
    2010-02-23 09:16:50下载
    积分:1
  • LPC1788_VGA_COLOR
    鼎lpc1788尚开发板的vga的显示,1024x768(lpc1788board,lcd to vga display,1024x768)
    2014-12-15 13:34:06下载
    积分:1
  • verilog_show10
    基于VHDL编写的10进制显示输出,基于16进制的10进制控制,适合初学者(VHDL-based display output written in decimal, hexadecimal, 10 hexadecimal-based control, suitable for beginners)
    2011-11-21 14:29:56下载
    积分:1
  • SD卡读取图片显示例程
    基于verilog的SD卡读取图片显示例程的实验 基于verilog的SD卡读取图片显示例程的实验 基于verilog的SD卡读取图片显示例程的实验 基于verilog的SD卡读取图片显示例程的实验 基于verilog的SD卡读取图片显示例程的实验
    2022-03-21 20:22:44下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载