可以在运行时更改 PWM 占空比和期间

初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)

说明：  在FPGA板卡上面，通过单个按键实现串口的发送功能，带仿真需要自行修改一下工程配置(On the FPGA board, the sending function of the serial port is realized by a single key, and the engineering configuration needs to be modified by the simulation)

四阶数字滤波器 用不同的算法设计数字滤波器，并且有详细的是用方法(Fourth-order digital filter design with a different digital filter algorithms and a detailed method is)

I2C 作为一种非常通用的总线，其应用范围非常广泛，我们这里用FPGA 来做master 这种应用也非常少见，但是，我们这里要强调的是我们是通过它来学习一种接口的描述方法。 1.I2C_CTL.v 为顶层文件： 分别例化，I2C_WRITE  和 I2C_READ 两个模块。 其中因为 SDA 信号是双向信号，我们在子模块中没有定义inout 而是在顶层模块中才对此信号作三态处理。 2. 例程的功能是：产生 16 个数据（如上图起如数据是77，然后，78，79。。。。）一共16位数据一次性写入到EEPROM中。写完成后，延时100ms后启动读功能，读完16个数据后，通过串口以115200的波特率发出去。串口超级终端设置如下：baud：115200,；Hex显示，8bits数据位，1位停止位。

暑期实习，基于FPGA的电子琴，任意分频。                                                                                                                                                                

fpga模拟两路视频，简单拼接后，经过GPIF II接口传出给cy2014，测试usb的吞吐量(fpga generate two lane video, and transmit them through GPIF II interface. test cy2014)

说明：  一个完整的雷达系统仿真MATLAB程序，非常具有参考价值(A complete radar system simulation MATLAB programs have great reference value)

基于有限状态机的咖啡自动售货机。 自动售货机应出售茶为 Rs。 10、 咖啡为 Rs。 20 和冷咖啡为 Rs.30。 这台机器接受 Rs。 10 和 Rs.20 注意到。 如果选择的产品超出支付的金额，金额返回和显示一条消息。

开发板的原理图 Aduio和 HDMI 是开发板自带的Demo。Schematic of Cyclone V and official demostration about HDMI and Audio.

xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能(Xilinx timing constraints of the experiment, by reading this document, you can use the overall timing constraints to easily enhance existing projects the system clock frequency, at the same time you can also use static timing report after mapping, as well as after placement and routing static timing analysis report to you design performance)