-
VHDL_i2cs_rx_CPLD
CPLD imlementation of I2C BUS Controller.
The description has been made by VHDL
- 2012-08-20 14:30:18下载
- 积分:1
-
verilog实现的8051 8051核心,FPGA的有用词汇
8051的verilog内核,fpga里实现8051的话用得上-8051 Verilog cores, fpga achieve useful 8051 words
- 2022-03-01 03:28:43下载
- 积分:1
-
verilog实现的“六进制约翰逊计数器”。
verilog实现的“六进制约翰逊计数器”。-verilog implementation of the " six hexadecimal Johnson counters."
- 2022-05-10 11:02:11下载
- 积分:1
-
一个vhdl实现的hamming码编码器
一个vhdl实现的hamming码编码器-an hamming coder using vhdl
- 2023-02-25 17:20:03下载
- 积分:1
-
使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享
使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享-PLL using VHDL, VHDL is learning a good example, sharing with the public
- 2023-08-12 00:15:02下载
- 积分:1
-
移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1....
移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1.
乘法算法采用原码移位乘法,即对两个操作数进行逐位的移位相加,迭代4次后输出结果。具体算法:
1. 被乘数和乘数的高位补0,扩展成8位。
2. 乘法依次向右移位,并检查其最低位,如果为1,则将被乘数和部分和相加,然后将被乘数向左移位;如果为0,则仅仅将被乘数向左移位。移位时,被乘数的低端和乘数的高端均移入0.
3. 当乘数变成全0后,乘法结束。
-err
- 2022-04-10 04:29:26下载
- 积分:1
-
VHDL digital system design and engineering practice, one that contains principle...
VHDL数字系统设计和工程实践2,包含原理,真值表和原理图,以及VHDL源代码.-VHDL digital system design and engineering practice, one that contains principles, truth table and schematic, as well as VHDL source code.
- 2022-02-11 12:04:45下载
- 积分:1
-
dpim_circle
dpim是光通信中使用的一种调制方式,这里提供的是它的环回代码,自己可以根据需要拆开了下载到两块板子上。(dpim is used in an optical modulation, here is its loop-back code, they can download needed two apart on the board.)
- 2011-05-25 16:02:51下载
- 积分:1
-
ethernet_mii_udp_1
说明: Verilog开发的,MII接口的百兆以太网UDP代码(100 megabit Ethernet UDP code of MII interface)
- 2020-03-20 16:19:21下载
- 积分:1
-
DS18B20LCD
DS18B20温度测量程序 之后用于在LCD显示屏上显示对应的温度(DS18B20 test code)
- 2011-08-30 12:59:20下载
- 积分:1