多周期CPU设计完整代码，可以直接跑

FPGA控制AD逐点采集信号，并将AD转换后的数据串行发送出去。(FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.)

source vhdl code of D flipflop logic

该例程是PC机通过FX2-CY7C68013-A的USB2.0控制芯片与FPGA实现通信。其中的工程和代码包括PC机上的USB固件程序、驱动程序、上位机程序，FPGA上的VERILOG通信程序。(The routine is a PC, through the FX2-CY7C68013-A of the USB2.0 controller chip and the FPGA to achieve communication. One of the projects and code, including PC, the USB firmware, drivers, FPGA' s Communication Program)

verilog描述的实用消抖电路，采用三个D触发器和一个JK触发器。使用emacs编写源文件，iverilog仿真通过，内有png仿真图像截屏(verilog description of the practical elimination shake circuit, using three D flip-flop and a JK flip-flop. Prepared source files using the emacs , iverilog simulation adopted, within the simulation images png screenshots)

说明：  verilog讲义 卡内基梅陇大学verilog课程讲义-unlocked 卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)

3 到 8 解码器使用 case 函数 玩得愉快

应用背景它是电路描述Verilog读取存储的图像在RGB格式从快闪记忆体，Altera de2-115板，FSM，读取并显示每个像素的VGA端口，它可以被用来作为一个图像加速器，或作为一种补充更复杂的设计。关键技术的VGA格式是广泛应用于工业，那里是许多更快的图像显示协议作为DVI，HDMI，但了解VGA是必要的了解别人图像显示协议，因为它是最简单的，它们是相似的，但数字信号是sended。

实现qpsk解码，适合新手学习，代码简单，好用(mplementation of QPSK decoding)

DDS 产生正弦信号，OOK，AM三种波形。 使用xilinx FPGA VHDL(DDS. Resulting in sinusoidal signal, OOK, AM three waveforms. Using xilinx FPGA VHDL.)

TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能，使用该模块，需要注意的是，工作的时钟频率应该搞于ts流的输入时钟 2 倍以上，这样完成对ts流的低码流到系统时钟频率的转换和同步功能