登录
首页 » Verilog » 基于 FPGA 的红跟踪

基于 FPGA 的红跟踪

于 2022-05-31 发布 文件大小:3.31 kB
0 214
下载积分: 2 下载次数: 1

代码说明:

的红色检测算法作品通过检查每个像素,因为它通过该模块并决定它是否是红色。rSquared"、"gSquared"和"bSquared"是为了在使用寄存器进行分类和确定当前像素是红色的还是不基于距离公式。 如果确定该像素是红色,它突出显示为红色,并外框的坐标更新,如果它尚未包含此像素。 然而,如果该像素确定不是红色,然后有可能会发生的几宗。第一次的情况下,如果不是红是当前像素是否位于我们的边界框的边界。我们跟踪的当前和以前的外框,和如果当前像素躺在任何一种,该像素分别显示为绿色、 蓝色、 青色和紫色。如果当前像素不是对任何边界框,但在当前的边界框的区域内, 像素显示在其原始颜色。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga--lpass
    基于FPGA的数字低通滤波器 。。。。。(FPGA-based digital low-pass filter。。。。。)
    2021-04-24 08:28:47下载
    积分:1
  • GPS
    通过UART在FPGA数码管上显示经纬度坐标的代码(By UART displayed on FPGA digital latitude and longitude coordinates of the code)
    2015-06-22 17:14:37下载
    积分:1
  • 数字钟,带调时加闪烁
    24小时计时,可调时间,调时时闪烁,同时输入调时信号去抖
    2022-01-26 20:17:57下载
    积分:1
  • hilbert_m
    基于FPGA的希尔伯特变化的verilog代码(Hilbert change verilog code)
    2020-10-19 09:37:25下载
    积分:1
  • pipelined_fft_256
    说明:  256 点fft的verilog source codec以及testbench(256 point fft, with verilog source codec and testbench)
    2019-11-02 14:16:07下载
    积分:1
  • 3路由器的设计与验证
    应用背景这是一个内部的以太网路由器数字系统的源代码。代码已经编写的Verilog使用行为模型。有3个奴隶,一个主人,这就是为什么它被称为3配置。关键技术主要的RTL已使用Xilinx ISE仿真。FPGA实现了FPGA做sparten家庭。alhou ASIC实现,可以使用任何标准的工具如概要等。
    2022-02-06 03:03:45下载
    积分:1
  • sp605_BRD_rdf0033_13.2_c
    spartan605评估板测试代码。xilinx官方资料(spartan605 uation board test code)
    2014-12-23 22:27:45下载
    积分:1
  • eetop.cn_Uvm_spi_bl_reg_tb
    uvm apb verification env
    2020-08-11 16:48:27下载
    积分:1
  • cfg9230
    ad9230的配置程序,差分输入输出,verilog(ad9230 configuration program, verilog)
    2021-03-18 19:09:19下载
    积分:1
  • dac9747
    主要完成ADI公司的DAC(数字-模拟转换器)AD9747的SPI接口及寄存器配置(Mainly to complete ADI' s DAC (digital- analog converter) SPI interface to configure the AD9747 and the register of)
    2014-06-03 11:00:43下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载