登录
首页 » Verilog » Verilog Jpeg 编码器

Verilog Jpeg 编码器

于 2022-03-12 发布 文件大小:173.09 kB
0 170
下载积分: 2 下载次数: 1

代码说明:

这个核接收红色,绿色和蓝色的像素值作为输入,就像从一个tiff图片文件一样,产生构建一个JPEG图片所需的JPGE比特流。这个核是用通用的、一般的Verilog代码编写,可以运行到任何FPGA上。这个核不依靠于任何的专用IP核,所有用来实现JPEG编码器的功能都是用Verilog编写的,整个代码都是独立的。这个核在不同的量化和霍夫曼表下,在很多图片上仿真过。效果很好!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog 控制ad7705读写
    ad7705通过spi时序进行读写,通过fpga模拟spi时序对adc进行读写,首先写入通信寄存器20h,时钟寄存器0C,通信寄存器10,设置寄存器40H,然后写通信寄存器进行读取。
    2022-02-05 07:27:37下载
    积分:1
  • CD1_PHOTO_ABLUM_1920
    使用FPGA做的数码相册实验,用NIOS做了FAT32文件系统和JPEG图像解码,FPGA和SDRAM做了显示的缓存(Using FPGA to do the digital album experiment, using NIOS to do the FAT32 file system and JPEG image decoding, FPGA and SDRAM to do the display cache)
    2016-07-13 10:04:56下载
    积分:1
  • ddr2_controller
    A controller for DDR2 on FPGA with vhdl, content testbench, model and textfile-generation/data-detection using python.
    2015-11-16 00:31:22下载
    积分:1
  • hulf
    设计一个哈夫曼编码器 要求对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。 ① 组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。 ② 输入数据序列的长度为256。 ③ 先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。(Designing a Huffman Encoder Huffman coding is required for a data sequence to minimize the average code length and output the coded and coded data sequence of each element. (1) The elements that make up the sequence are the 10 digits [0-9], and each digit is represented by its corresponding 4-bit binary number. For example, 5 corresponds to 0101, 9 corresponds to 1001. (2) The length of the input data sequence is 256. (3) First output the encoding of each element, and then output the Huffman encoding sequence corresponding to the data sequence.)
    2019-06-19 21:49:58下载
    积分:1
  • sampleverilog
    图像采集、存储控制verilog源代码(Image acquisition, storage, control of Verilog source code)
    2021-04-15 22:28:54下载
    积分:1
  • 06219426Spartan3E
    VHDL汇编语言原理及源代码。spartan 3e开发板试用。(VHDL language.)
    2011-02-10 09:41:12下载
    积分:1
  • 2581
    Complex of three-point Gauss-lengend the Formula pi, Including orbital maneuvering simulation, initial orbit calculation, University of numerical analysis algorithms.
    2017-09-03 10:42:39下载
    积分:1
  • mux_16bit_sign
    16位有符号和无符号乘法器FPGA源代码(16-bit signed and unsigned multiplier FPGA source code)
    2016-05-09 21:48:03下载
    积分:1
  • XadcMicroblaze-master
    用zynq实现片内的数模转换,基于最新的zynq平台(zynq xadc on FPGA arm)
    2020-06-21 12:00:02下载
    积分:1
  • ss
    it is a new describng system for it field
    2018-02-05 22:48:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载