Verilog Jpeg 编码器

帧同步的VHDL程序源代码，巴克码同步实现。(Frame synchronization of the VHDL source code, Barker code synchronization)

采集外部设备的电压值，用FPGA内部自带的XADC(Collect the voltage value of the external device and use the internal XADC of the FPGA)

说明：  Arty Z7 20 HDMI output

通信控制中常用的脉冲宽度检测程序，VHDL模块化编成实现（原创）(communication control used in pulse width detection procedures, VHDL modular organization to achieve (original))

verilog 典型电路设计包含各种常用电路的源码和详细的解释，适合新手使用(Verilog typical circuit design includes a variety of commonly used circuit source code and detailed explanations, suitable for beginners to use )

用FPGA实现GPS数据解析，基于Verilog实现，并通过串口发送时间信息

基于labview的数据采集系统，包括示波器和函数信号发生器，可以实现简单数据采集.(Labview-based data acquisition system, including oscilloscopes and function signal generator, can achieve a simple data acquisition.)

主要是主机对寄存器进行配置传输数据

 ；随着CMOS技术达到其物理极限，新技术

SDRAM_DDR控制器verilog代码及中文说明文档。(The SDRAM_DDR controller Verilog code and documentation in chinese.)