网站首页

数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84...

于 2022-07-20 发布文件大小:450.06 kB

 0  158

下载积分: 2 下载次数: 1

我要下载

代码说明：

数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证-VHDL design of digital stopwatch, accurate to the percentage of seconds in the six digital tube display, respectively, have seconds, minutes, hours, through the target chips EPF10KLC84-4 verification

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

i2c-configure-SAA7113
i2c配置SAA7113，非常有用的程序，做视频采集类必看(i2c configure SAA7113)

2013-12-25 16:37:37下载

积分：1
CameraLink_Oserdes2_test
40M时钟输入经过iserdes倍频到960M(input 40M o clock and output 960M )

2014-02-25 14:06:38下载

积分：1
8 位加法器
有一个 8 位全加器 VHDL 代码。我测试该代码在协同，看到了这段代码的工作。

2022-04-21 11:16:03下载

积分：1
18_vga_test
说明：基于Xilinx Spartan6系列的fpga的VGA实现(Based on Xilinx Spartan6 series fpga VGA implementation)

2019-04-01 13:47:46下载

积分：1
Verilog-Files---551
Programmable IIR Filter written in Verilog and its respective modules.

2014-05-30 03:46:09下载

积分：1
基于DE2-70开发板的VGA接口实现程序
基于DE2-70开发板的VGA接口实现程序，可在VGA屏幕上显示800*600分辨率的图像，刷新频率60Hz

2022-03-12 13:00:51下载

积分：1
PCPU设计代码
RISC 5级流水线CPU，带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)

2020-06-24 04:00:01下载

积分：1
Design-Compiler-Reference
dc的应用规范，以及一些基础的操作指导，注意事项等(dc application specification, as well as some basic instructions, precautions, etc.)

2013-08-13 11:14:47下载

积分：1
Distributed arithmetic
DA 实现用于 FIR 实现筛选器假定系数固定的那冲激响应和这种行为使得它可能使用的基于 ROM 的下尿路症状

2022-07-28 03:52:59下载

积分：1
xilinx_lib.tar
用于modelsim仿真的xilinxfpga平台IP库，以ise 13.x为基础制作，在modelsim10下验证通过。(xilinx IP core library for modelsim simulate, based on ise 13.x, verified in modelsim10.)

2017-10-27 12:23:53下载

积分：1

696516资源总数
106914会员总数
0今日下载

数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84...

0 个回复

热门标签

热门下载