网站首页

MAX2 EPLD 的测试程序, VHDL语言编写.

于 2022-01-26 发布文件大小:1.19 kB

 0  213

下载积分: 2 下载次数: 1

我要下载

代码说明：

MAX2 EPLD 的测试程序, VHDL语言编写.-MAX2 EPLD testing code, VHDL language.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

JV50128
bios spi flash acer 5740g

2013-06-28 18:48:06下载

积分：1
clock
说明： there's a clock divider for DE2 altra board clock (50MHz)

2017-07-29 23:46:29下载

积分：1
FPGA_Turbo
Turbo码编解码的FPGA实现，verilog语言编写(Implementation ofTurbo code on FPGA , using Verilog language)

2021-04-19 09:48:51下载

积分：1
AVR_Core.tar
CPLD例程(语言)《Verilog HDL数字控制系统设计实例》AVR_Core.tar.gz-.rar(CPLDprogram dialogue /Verilog language design examples)

2011-11-12 20:43:49下载

积分：1
存储器控制FPGA程序，包括ram，fifo，sdram，flash等。
存储器控制FPGA程序，包括ram，fifo，sdram，flash等。-FPGA memory control processes, including ram, fifo, sdram, flash and so on.

2022-09-25 03:50:02下载

积分：1
QC_LDPC_FPGA
LDPC QC-LDPC 基于FPGA的QC-LDPC实现论文(LDPC QC-LDPC FPGA-based QC-LDPC detailed implementation steps Thesis)

2021-04-08 09:29:00下载

积分：1
适用于FPGA的SOPC方面的元器件添加，如COMPNENT
适用于FPGA的SOPC方面的元器件添加，如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT

2022-09-20 17:30:03下载

积分：1
硬件描述语言
verilog HDL 4×4矩阵键盘驱动程序包括硬件电路图-verilog

2022-04-27 04:55:21下载

积分：1
shumaguandongtai
VHDL的动态扫描显示六个数码管，包含分频代码产生25kHz的扫描信号作为时钟。(VHDL dynamic scanning display six digital tube contains 25kHz scanning signal is generated as a clock divider code.)

2012-11-26 14:40:42下载

积分：1
CAN总线控制器源FPGA，都对我的使用说明文件…
fpga实现ＣＡＮ总线控制器源码,每个项目都有说明文件，介绍使用方法。-fpga CAN Bus Controller source, each with explanatory documents on the use of methods.

2022-04-27 17:13:00下载

积分：1

696516资源总数
106914会员总数
0今日下载

MAX2 EPLD 的测试程序, VHDL语言编写.

0 个回复

热门标签

热门下载