网站首页

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

于 2022-06-02 发布文件大小:37.29 kB

 0  184

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ethernet_100
Verilog，编写的udp收发程序，开发环境xilinx(Verilog, written UDP transceiver)

2020-10-29 21:09:57下载

积分：1
Source code for asyn_fifo using verilog language.
异步FIFO 设计源代码，内涵完整的verilog源代码和测试代码。-Source code for asyn_fifo using verilog language.

2022-04-14 15:20:53下载

积分：1
占空比1：1的通用分频模块
占空比1：1的通用分频模块-1:1 generic-frequency module

2022-11-11 08:45:03下载

积分：1
BLAST_QR1
MIMO系统采用QR检测算法的MATLAT仿真程序(mimo qr)

2009-07-15 08:09:01下载

积分：1
mux8to1_with_if
this code to input 8 different data and make them out sequentialy

2015-02-19 10:54:20下载

积分：1
done, would not have introduced the document on the bar, IEEE1364 standard (open...
做EDA的，就不用介绍这个文件了吧，IEEE1364标准（开放）。-done, would not have introduced the document on the bar, IEEE1364 standard (open).

2022-03-25 09:59:57下载

积分：1
计数器，用VHDL语言实现。
Counter written in VHDL.

2022-11-25 23:35:03下载

积分：1
LIP6903CORE_CSC_RGB2YUV
CSC RGB2YUV Verilog source code

2011-02-28 20:06:13下载

积分：1
Writing Testbenches using System Verilog
Material to learn how to use system verilog and how to write testbenches for verification.

2018-02-09 17:24:25下载

积分：1
VHDL的例子很多，没有试验，供大家参考
很多VHDL例子，没有测试，供大家参考-VHDL many examples, there is no test, for your reference

2022-02-03 19:06:54下载

积分：1

696516资源总数
106914会员总数
0今日下载

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

0 个回复

热门标签

热门下载