网站首页

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...

于 2022-07-19 发布文件大小:538.65 kB

 0  252

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!-This is my learning process in the middle of the 10-minute program, containing various clock module and the counter, accumulator, and can download, compile!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

UC1676C
51单片机测试程序，ＩＣ:UC1676,4线串口(51 MCU test program, IC:UC1676 4-LINE, SPI INTERFACE)

2020-10-17 11:17:28下载

积分：1
bjgm
四间隔频率变化，并循环输出50~51ms之间的频率。(Four-interval frequency changes and the cycle between 50 ~ 51ms output frequency.)

2008-08-21 11:46:20下载

积分：1
这是一个GPIB源程序代码,里面有硬件相对应的代码
这是一个GPIB源程序代码,里面有硬件相对应的代码-This is a GPIB source code, which corresponds to a hardware code

2022-02-15 23:31:46下载

积分：1
bhaswatiml
matlab code for communication

2013-11-07 00:43:24下载

积分：1
src
yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)

2021-01-20 14:38:41下载

积分：1
regress-900055
The Date prototype object is itself a Date object (its [[Class]] is "Date") whose value is NaN.

2013-12-27 00:29:58下载

积分：1
font6x8
Fonts for LCD 162x64 (6x8)

2012-09-05 07:06:05下载

积分：1
这是兼容的CPU 8051 VHDL语言，它不是一个侵权。上帝保佑！
这是兼容的8051 VHDL CPU实现，应该不算侵权吧。上帝保佑！-This is compatible CPU 8051 VHDL, it is not a tort. God bless!

2022-10-01 01:00:03下载

积分：1
VER_I2C_EEPROM
EEPROM 的verilog仿真模型（cat24cxx系列）(verilog simulition Model of EEPROM,include cat24cxx)

2016-10-15 11:37:50下载

积分：1
integer_chao_fpga
通过FPGA实现整数阶混沌系统，通过定点数的方式，全并行。(The realization of integer order chaotic systems through FPGA)

2021-02-20 22:49:43下载

积分：1

696516资源总数
106914会员总数
0今日下载

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...

0 个回复

热门标签

热门下载