数字频率计

本文件包括整个基于QuartusII实现的抢答器模块，其下包括各个分模块，实现效果较不错。                                                                                                                                                            

xilinx提供的频率发生器的VHDL源码，可以运行在spartan3的学习开发板上。-xilinx the frequency generator VHDL source code, spartan3 can run in the learning development board.

Modelsim 5.6 se 简易使用教程 -Modelsim 5.6 se easy to use tutorial

pci协议主模块开发实用代码， 适合初级学习者使用 很不错(pci agreement to develop practical code, very good for junior learners)

这是一个基于VHDL语言编程的电子琴源代码程序，希望可以帮到大家-This is a keyboard based on the VHDL programming language source code program, the desire to help everyone

说明：  ADD MOV MOVi SUB四指令cpu设计，qutartus，(Design of four-instruction CPU)

32位存储器Verilog附带test文件，可以在modulesim仿真 还有加法、减法器，译码器等常用Verilog器件，都附带仿真test。(Memory test with Verilog)

说明：  Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi

spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯(spartan-3e fpga vhdl counter to light led)

二进制除法器，采用移位相减的方法实现，位数可调-The source code of a divider