数字频率计

基于FPGA/EP2c5的开发板详细例程，内容丰富，简单易懂(Development board based on more routine FPGA/EP2c5, content rich, easy to understand)

Based on SVPWM three-level inverter matlab simulation, It describes the application of load forecasting, EULER numerical analysis method.

Implementation of Image Processing Algorithms in FPGA Hardware.

moltiplicatore floating point

附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库，创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化，免去繁杂的手动操作，是创建这个仿真库最简洁的方法之一-Annex compxlib introduce how to use Xilinx

设计一个可供6组参赛选手使用的抢答器，具体要求如下：1)  可容纳6组参赛者的数字智能抢答器，每组设置一个抢答按钮供抢答者使用；2)  电路具有第一抢答信号的鉴别和锁存功能；3)  设置计分电路4)  设置犯规电路。顶层设计使用图形模块连线搭建，顶层功能模快均使用VHDL语言编写

基于FPGA的键盘PS第二类编码方式的verilog解码程序。基于FPGA的键盘PS第二类编码方式的verilog解码程序。(FPGA keyboard PS encoding the verilog decoding procedures. FPGA keyboard PS encoding the verilog decoding procedures.)

Matlab to hdl code for Least_square testbench

编译实现循环码的产生，用FOR循环分别对其中的码元进行设置。-Implementation cycle of the compiler generated code, respectively, using FOR Cycle one of the key element of the set.

GMSK vhdl generated from simulink