xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。...

Parallel to Serial converter Module

LDPC的短码，码长为40速率为0.5的LDPC码的设计，用的是QC矩阵，压缩文件为原码部分，工程太大传不上去。(LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.)

下面给定 zip 包含各项的组合电路与时序电路设计的 vhdl 代码二进制加法器 （全以及一半）、 二进制比较器、 二进制交易加法器，bcd 码与二进制并行加法器，j k 翻转翻牌，像拿倒了计数器，计数器等十年对抗等以及源代码、 测试台架波形 (ubuntu 支持) 还提供了 pdf 和屏幕截图的 RTL 原理图和技术示意图。

说明：  Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)

此示例是8051核加频率计的联合设计,带有8051IP核资料-This example is the 8051 nuclear increase the frequency of joint design, with the nuclear information 8051IP

LDPC COded OFDM System

Browser modularization processing, browser modularization combing, browser modularization expansion

leon32013年开源源码工程文件。LEON处理器系列是欧洲航空局的下属的研究所开发的32位的微处理器，应用在航天局的各种ASIC芯片内。目前有LEON2、LEON3系列。LEON系列处理器是一个可配置可综合适用于SoC设计中的微处理器核。LEON3处理器是一个使用SPARC V8（IEEE-1754）指令集的32位RISC处理器，它的源代码由可综合的VHDL代码构成。同时LEON系列处理器的性能也比较理想，可以达到大约0.85MIPS／MHz。更大的好处是LEON处理器是一个公开源代码，遵循GNU LGPL协议。任何人都可以在其网站上免费下载其硬件代码和各种开发软件工具与文档。并在自己的ASIC项目中使用

无线通信中接收侧自动增益控制模块的vhdl代码实现(Receive side of the AGC module vhdl code for wireless communications)

sender的verilog 利用fpga实现-sender using the Verilog FPGA realize