xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。...

verilg语言实现测频 及与stm32以fsmc通信方式进行通信(Verilg to achieve frequency measurement and communication with STM32 in FSMC communication mode)

说明：  quartus的破解软件，里面有说明文档(Quartus crack software, which contains documentation.)

应用背景建筑行为是counterled恒clk_50mhz_freq：整数：= 50000000；恒blink_freq：整数：= 1；恒cnt_max：整数：= clk_50mhz_freq / blink_freq / 2 - 1；恒blink_freq2：整数：= 8；恒cnt_max2：整数：= clk_50mhz_freq / blink_freq2 / 2 - 1；恒cnt_max3：整数：= clk_50mhz_freq / blink_freq * 2 - 1；信号CNT：符号（24到0）；信号CNT2：符号（22到0）；信号cnt3：符号（27到0）；信号闪现：std_logic：=“1”；信号trigger_s：std_logic：=“0”；信号enableblink1s  ；：std_logic：=“0”；开始过程（clk_50mhz）开始 ； ；如果（clk_50mhz = 1”和clk_50mhz"event）然后 ； ； ； ；trigger_s & lt；=触发；如果（不trigger_s触发）=“1”，然后enableblink1s & lt；=“1”；cnt3 & lt；=（别人= & gt；0）；如果结束；如果enableblink1s =“1”，然后如果CNT2 = cnt_max2然后CNT2 & lt；=（别人= & gt；0）；眨眼和不眨眼；其他的CNT2 & lt；= CNT2 + 1；如果结束；如果cnt3 = cnt_max3然后cnt3 & lt；=（别人= & gt；0）；enableblink1s & lt；=“0”；其他的cnt3 & lt；= cnt3 + 1；如果结束；还有其他的；如果碳纳米管= cnt_max然后CNT & lt；=（别人= & gt；0）；眨眼和不眨眼；其他的碳纳米管和碳纳米管+ 1；如果结束；如果结束；和，结束如果；和；结束过程；awake_led & lt；=眨眼；结束行为；关键技术图书馆的IEEE；std_logic_1164.all；std_logic_unsigned.all；numeric_std.all；counterled是端口（

it will count the bit

bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)

说明：  OFDM的简易verilog仿真程序，环境是quartus，版本需要7.2以上(OFDM Modulation and Demodulation using Verilog in Quartus)

自动计算fir滤波器系数的工具，不妨一试(Automatic calculation of filter coefficients fir tools, try)

VGA interface using Spartan3E board from DIGILENT.Labview .vi

有限状态机工作原理、设计方法、步骤等精要说明(Finite state machine working principle, design method, such as Essentials of steps to explain)

讲解快速傅里叶变换--FFT快速算法的文章。-On Fast Fourier Transform- FFT fast algorithm for the article.