SDRAM控制器代码

说明：  Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi

M25P64-SPI-FLASH芯片的FPGA控制程序，已仿真验证(M25P64- SPI- FLASH chip FPGA control program, simulation)

转换AHB外围转移到APB转移16槽孔APB桥提供高速AHB之间的界面域和低功率的APB域。大桥出现在AHB奴隶，而在APB，它是主人。读取和写入的AHB接送转换成相应的APB传输。由于APB不流水线，等待状态转移过程中加入，并从建业的时候在AHB需要等待APB协议。在AHB到APB桥包括一个状态机，它被用来控制产生的APB和AHB输出信号，以及地址解码逻辑，用于生成所述APB外设选择线。在系统中使用的所有寄存器被从的上升沿时钟系统时钟HCLK，并使用异步复位HRESETn

基于xilinx公司的basys3做的项目，利用一个拨码开关控制,开关状态分别正序倒序显示1234

用来检查FPGA通过PHY发送数据时是否有掉帧的现象(FPGA is used to check whether the PHY sends the data out of the frame with the phenomenon of)

基于FPGA的JPEG图像压压缩，实现JPEG图像的实时压缩 (Real-time compression pressure compressed FPGA-based JPEG images, JPEG images)

使用FPGA来控制DDS信号的产生，从而达到高频信号产生的目的。使用的DDS芯片为AD9852，在QuartusII下编写。(Using the FPGA to control the DDS signal generation, so as to achieve high-frequency signal generation purposes. Use of DDS chip AD9852, in the QuartusII prepared.)

以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)

adfvff f fdfs f dvdsz dz vdzsvd hdfdgvaz

实验课作业，下载可以直接跑，各个模块的完整代码。