SDRAM控制器代码

本编译码器，为码长在信息位为288码长，码率为3/4的短码LDPC编译码器，目前为最出版串行编译码，资源占比小，模块化，可扩展为半并行，缩短延时，LDPC矩阵可根据需要定制变更，测试平台文件在文件夹中的simulation中。

主要编写了一组二进制数据通过根升余弦滤波器后的波形，但并没有使用ISE内部的FIR滤波器内核，该程序相当于编写了一个根升余弦滤波器。(Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the preparation of a root raised cosine filter.)

这是一个 VGA 显示 test，it 可以告诉你如何使用语言来写 VGA 显示 program。

给出了SVPWM算法的详细FPGA实现方法！(A detailed FPGA SVPWM algorithm to achieve the method!)

altera Quartus Prime 15.1 Standard Edition的 I2C master code. 含除頻器

资源描述 ；串行外设接口（SPI） ； ；总线 ；一 ；串口通信同步 ； ；用于短距离通信接口规范，主要是在 ；嵌入式系统。接口是由摩托罗拉公司开发的，并已成为一个事实上的，标准的。典型的应用包括 ；安全digitalcards和 ；液晶显示器。

自适应滤波，对输入信号进行选择性的加权处理，使输出达到最优化，并且能够跟踪和适应系统和环境的动态变化(Least mean square，of the input signal processing, selective weighted output, and optimize can track and adapt to the dynamic changes of the system and environment)

Control Unit VHDL code. Xilinx Spartan 3E board

说明：  THU微纳电子系ic设计课程大作业，使用verilog实现CNN加速器，含一层卷积和池化，仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)

IIR数字低通滤波器的测试文件，导入txt文本作为滤波器的输入，导出滤波器的输出结果并保存至txt文本。