道路检测

异步的fifo,写时钟和读时钟相互独立，能够对数据进行缓存处理。希望对大家有用(Asynchronous fifo, write clock and the read clock independent of each other, capable of processing the data cache. I hope useful)

CORDIC 算法可以通过不同的实现形式解决乘、除、平方根和一些三角函数运算问题。以往这些三角函数的计算问题是用硬件是 不易实现的，而CORDIC算法能够很好的解决这种问题。通过算法本身，可以将复杂的算法转换成一些很容易在硬件中实现的算法。 例如加法、移位等。该算法的基本思想是通过一系列的角度的不断偏转迭代，逐渐逼近所需的旋转角度，从而完成矢量旋转。

Quartus? II 相关的语言 详细介绍了VHDL verilog软件开发过程(Quartus ? II related language detailed introduces the verilog VHDL software development process )

fifo异步串口收发程序 FPGA程序(fifo asynchronous serial transceiver)

基于FPGA的UART功能实现，包含四个模块，波特率产生，顶层，发送和产生模块。

verilog 硬件编程实现bpsk调制(verilog hardware, programming bpsk Modulation)

Meyers wavelet. DWT VHDL.

des code source vhdl sur fpga

lite pcie 的程序，参考demo可以用来熟悉pcie axi-lite方式

说明：  verilog 编写的ldpc编码，含有两个文件(LDPC written by Verilog)