登录
首页 » Verilog » Sdram 控制器

Sdram 控制器

于 2022-07-04 发布 文件大小:14.83 kB
0 210
下载积分: 2 下载次数: 1

代码说明:

在 verilog 代码 sdram 控制器. 在 first.rar-- matlab 代码是在 first.rar 为接收器分布给出了在 MATLAB 文件 clockTreeAssignment.m 中找到零偏差时钟直线树。 发现从根源到汇的延迟 (时钟延迟)。使用埃尔莫尔延迟-model(i.e no need to do SPICE simulation) 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • emif2axi_v1_00_a
    说明:  emif接口转axi接口,在多个项目中使用,功能完善(EMIF interface to Axi interface, used in many projects, perfect function)
    2020-12-01 15:29:26下载
    积分:1
  • ad9788_spi_ctrl
    spi driver: Analog Device DAC ad9788 SPI Controller
    2015-05-19 14:03:25下载
    积分:1
  • quanjiaqi
    4 级流水方式的8 位全加器。。。。。。(Way flow of 4 full adder 8. . . . . .)
    2009-04-29 15:48:35下载
    积分:1
  • 232543
    FPGA Implementation of QFT based Controller for a Buck type DC-DC Power Converter and Comparison with Fractional and Integral Order PID Controllers
    2010-08-20 17:53:54下载
    积分:1
  • VHDL语言,设计一个在DE2平台的8个七段数码管上循环显示HELLO的程序
    VHDL语言,设计一个在DE2平台的8个七段数码管上循环显示HELL0的程序,采用按键控制循环的速度,慢速循环时间间隔为1S,快速循环时间间隔为200ms。(VHDL language, design a platform in the DE2 8 segment digital tube display HELL0 program cycle, the speed control loop using keys, slow cycle time interval for the 1S, fast cycle time interval is 200ms.)
    2020-07-08 20:28:56下载
    积分:1
  • commutator
    使用FPGA实现三相直流无刷电机换相,该程序可以使用(Use FPGA to realize the three-phase brushless DC motor commutation, the program can use)
    2014-05-26 22:34:32下载
    积分:1
  • clock
    软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 多功能数字钟(Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Multi-function digital clock)
    2009-03-22 12:44:34下载
    积分:1
  • xapp585
    LVDS并行数据传输,来自XILINX官网(LVDS Parallel Data Transfer)
    2020-06-29 08:20:02下载
    积分:1
  • AX301
    黑金FPGA助学版-tcl,包含开发板所有管脚。不需要再对板子管脚定义。AX301(Black Gold FPGA Student Edition-tcl, development board contains all the pins. No need for a board pin definitions. AX301)
    2021-03-23 21:59:15下载
    积分:1
  • ethernet_udp_ep4c_ok_final
    用ALTERA的FPGA实现UDP通信源代码(FPGA UDP)
    2015-04-27 01:15:36下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载