-
FPGA基于DDS数字信号发生器设计(方波、三角波、正弦波)频率可调,步进可调
完整的FPGA项目,下载即可使用。使用时先指定FPGA(项目使用的是Cyclone IV)芯片型号,指定引脚,然后烧录即可。
本项目明显优于网络上其他的DDS信号发生器,产生波形步进十分精细(可调),最高频率高,波形形状好,并且经过signal Tap II 以及泰克示波器的实际测试。还可以进行波形的拓展,只需要对ROM进行重新编写即可,喜欢的朋友们可以下载。
文件解压后16.3M,压缩后11M,不是那些垃圾、骗积分的帖子,希望可以通过交流来获得进步。本人985高校普通本科生一枚,各位朋友们可以相互交流,喷子走开即可。
- 2022-02-05 11:13:52下载
- 积分:1
-
PID FPGA实现
基于FPGA实现PID算法,增量式
PID算法输出作为PWM的输入,实现电机的调速控制,verilog代码实现,不过没有用乘法器
预留了反馈通道,对电机速度进行反馈控制
- 2022-01-26 03:57:35下载
- 积分:1
-
verilog入门小程序
FPGA的简单程序,关于有限状态机的设计与实现,可以让大家快速地对verilog开发有基本的认知
- 2022-05-25 15:25:12下载
- 积分:1
-
spi_2
说明: DAC3283 寄存器初始化,SPI驱动(Dac3283 register initialization, SPI drive)
- 2020-03-14 09:56:50下载
- 积分:1
-
fpalign_struct
floating point alignment
- 2013-03-11 16:53:31下载
- 积分:1
-
sync-and-asyn_FIFO_verilog
同步与异步FIFO的verilog实现,包括源代码,testbench,测试以及综合通过,还有相关参考资料(Synchronous and asynchronous FIFO verilog achieve, including source code, testbench, test and integrated through, as well as related references)
- 2021-03-07 14:19:29下载
- 积分:1
-
baugh wooley codes
这是用于阵列乘法器baugh wooley 。这是写Verilog代码。它表明8位阵列乘法。这是输入含有8,8每输出有15位
- 2023-06-03 10:00:03下载
- 积分:1
-
Tmu_ni_dian_yh
这个课程设计的题目是模拟电压采集电路路与程序设计,报告书的内容都比较详细.
(The topics of this course design is an analog voltage acquisition circuit Road and program design, the contents of the report are more detailed.)
- 2012-07-19 09:23:07下载
- 积分:1
-
tcpip_stack_v1_2
说明: 实现ARP、ICMP、UDP、TCP、IP和MAC全过程的传输,对TCP的连接、接收、发送、断开均经过测试,功能正常(Realize the transmission of ARP, ICMP, UDP, TCP, IP and MAC in the whole process, test the connection, reception, transmission and disconnection of TCP, and the function is normal)
- 2020-05-05 10:03:04下载
- 积分:1
-
PID
说明: 利用Verilog语言实现PID增量式控制,输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
- 2020-04-24 10:06:59下载
- 积分:1