一种有限域中积累的高效实现

XAPP585 serdes_1_to_7 and serdes_7_to_1 data

fpga hardware hevc implementation

说明：  serdes中的8B/10B编码 verilog实现(Implementation of 8B / 10B coding Verilog)

在FPGA开发平台上，通过按键控制一个弹球小游戏。输出VGA显示信号输送到显示器上显示(On the FPGA development platform button control of a pinball game. VGA output signal is supplied to the display displayed on the display)

说明：  QUARTUS2 16.9 VHDL FPGA ENDAT2.2

PCIe数据链路层的协议详解，对做PCIe接口有非常重要的指导价值。(PCIe data link layer protocol detailed, do PCIe interface very important value.)

URISC的RTL级设计，Verilog代码(Design: URISC RTL Verilog)

基于xilinx公司的Basys2开发板开发的FPGA数字钟，实现了时钟、闹钟和秒表等功能,同时包含了测试程序。使用Verilog语言编写，开发软件为Xilinx ISE Design Suite 13.4。

说明：  fpga串口的发送程序基于verilog语言拿走不用谢。(The sending program of FPGA serial port is based on Verilog language.)

图像降噪GUI界面，用到butterworth滤波器，中值滤波器和维纳滤波器，仅供参考。(noise reduction using media filter )