risc

crc校验，非常好用，是从Xilinx的IP演化来的(crc脨 拢 脩茅 拢 卢 脟 鲁 拢 潞 脙脫脙 拢 卢 脢脟)

例如分频器，alu，ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)

RobustVerilog生成verilog工具(RobustVerilog version)

基于FPGA XILINX平台实现8层电梯的控制系统设计，编程语言为verilog，IDE平台为VIVADO。 该代码实用，可以提供参考。系统采用模块化设计，方便代码移植、集成，代码的激励文件测试需要自己编写一下，比较简单

说明：  (Springer Series in Advanced Microelectronics 51) Ayan Palchaudhuri, Rajat Subhra Chakraborty (auth.)-High Performance Integer Arithmetic Circuit Design on FPGA_ Architecture, Implementation and Desig

这是一个普通的 VGA 时序控制器代码直接生成 HSync、 垂直同步和 HCount，VCount 信号。

里面包含了三段代码，主要是用matlab产生高斯随机信号以及高斯白噪声和色噪声，然后计算其数字特征及对这些信号进行频谱分析和功率谱分析，里面还有关于低通滤波器的设计的简单说明(Which contains three sections of code using matlab Gaussian random signals and white Gaussian noise and color noise, and then to calculate the numerical characteristics and spectral analysis and power spectral analysis of these signals, there is also the low-pass filter design BRIEF DESCRIPTION OF)

这是用Verilog写的RS485通信程序，可以使用，希望大家能够互相交流，(This is a Verilog writing RS485 communication program, can be used, I hope we can communicate with each other,)

这是一个很好用的实现PC机与FPGA之间的数据传输

浙江大学体系结构实验代码 实现流水线的forwarding(Architecture, Zhejiang University Experimental code pipeline forwarding)