网站首页

本代码是用VRILOG语言写的SDRAM的控制器的标准代码,供开发SARM参考....

于 2022-06-29 发布文件大小:758.40 kB

 0  141

下载积分: 2 下载次数: 1

我要下载

代码说明：

本代码是用VRILOG语言写的SDRAM的控制器的标准代码,供开发SARM参考.-this code is used to write the language VRILOG SDRAM controller standard code for the development of SARM reference.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现
Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现-Hynix" s 8M Byte SDR SDRAM Simulation of the Verilog language

2022-01-27 22:19:48下载

积分：1
波特率选择VHDL源代码没有错误调试
波特率可供选择的vhdl源程序,已调试无错误-Baud rate options VHDL source code has no error debug

2022-04-25 04:22:33下载

积分：1
10_1_hdmi_test
说明： fpga的hdmi驱动，只包括视频信号没使用音频线，总体跟DVI控制一样，可参考DVI说明手册进行观看(driver of HDMI using fpga)

2020-03-01 15:49:44下载

积分：1
DAC5578_I2C
说明： TI公司的DAC5578驱动程序，经测试过的，CSDN资源分享(DAC5578 Driver of TI Company Tested and CSDN Resource Sharing)

2020-06-18 21:40:01下载

积分：1
SVPWM_method
给出了SVPWM算法的详细FPGA实现方法！(A detailed FPGA SVPWM algorithm to achieve the method!)

2017-04-05 13:43:14下载

积分：1
verilog file , FPGA controll vga display
verilog file , FPGA controll vga display- verilog file , FPGA controll vga display

2022-03-31 15:41:34下载

积分：1
Baseband_line_code
基于VHDL语言的基带线路码产生电路设计（毕业论文），内涵完整的源代码(Based on VHDL language baseband line code generation circuit design (Thesis), meaning the complete source code)

2010-07-03 22:38:09下载

积分：1
Input from the MIC for some audio and then AOUT interface from broadcast in the...
从MIC输入一段音频然后，再从AOUT的接口播放出来的verilog 的代码-Input from the MIC for some audio and then AOUT interface from broadcast in the Verilog code

2023-06-09 21:15:03下载

积分：1
bt1120
实现ITU-BT1120数字并行接口的编码和解码(decode and encode ITU-BT1120 parallel digital interface)

2021-01-12 12:08:48下载

积分：1
四位除法器的VHDL源程序
四位除法器的VHDL源程序-four division of VHDL source

2022-01-27 20:04:11下载

积分：1

696516资源总数
106914会员总数
0今日下载

本代码是用VRILOG语言写的SDRAM的控制器的标准代码,供开发SARM参考....

0 个回复

热门标签

热门下载