登录
首页 » VHDL » 一个可编程的间隔定时器的设计,8253要完成的功能,实…

一个可编程的间隔定时器的设计,8253要完成的功能,实…

于 2022-08-20 发布 文件大小:6.33 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

设计一个可编程间隔定时器,完成8253的功能,实现以下几点要求: 1、 含有3个独立的16位计数器,能够进行3个16位的独立计数。 2、 每一种计数器具有六种工作模式。 3、 能进行二进制/十进制减法计数。 4、 可作定时器或计数器。 -The design of a programmable interval timer, 8253 to complete the function, realize the following requirements: 1, contains three independent 16-bit counter, capable of three independent 16-bit count. 2, each with six counter mode. 3, can be binary/decimal subtraction count. 4, can be used for the timer or counter.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 双电梯控制器
    说明:  使用verilog实现的双电梯控制器,1-9层,仿真通过(a bi-elevator controller written in VerilgHDL, which has floor1-9, simulation passed)
    2020-06-17 11:44:27下载
    积分:1
  • 基于FPGA的六路抢答器
    设计一个可供6组参赛选手使用的抢答器,具体要求如下:1)  可容纳6组参赛者的数字智能抢答器,每组设置一个抢答按钮供抢答者使用;2)  电路具有第一抢答信号的鉴别和锁存功能;3)  设置计分电路4)  设置犯规电路。顶层设计使用图形模块连线搭建,顶层功能模快均使用VHDL语言编写
    2023-01-01 02:30:03下载
    积分:1
  • 对视频编解码芯片ADV7181进行合理的配置,使其输出符合ITUR656标准的视频流...
    对视频编解码芯片ADV7181进行合理的配置,使其输出符合ITUR656标准的视频流-Of the ADV7181 video decoder chip for a reasonable configuration, so that the output in line with the standard video streaming ITUR656
    2022-04-30 04:07:22下载
    积分:1
  • DDs直接数字频率合成器的源代码,其中包括采用IP核和普通两种方式...
    DDs直接数字频率合成器的源代码,其中包括采用IP核和普通两种方式-DDS Direct Digital Synthesizer source code, including the use of IP core and the general two ways
    2022-01-23 11:02:21下载
    积分:1
  • 自适应滤波器
    由于衍射、散射、反射和稀疏等环境损伤的增加,其后果是信号视线的丧失和干扰。自适应信号处理可以克服这些缺陷。该代码是用甚高速硬件描述语言(VHDL)编写的,用以滤除高频,减少噪声和干扰。
    2023-07-04 11:00:03下载
    积分:1
  • HOWTO_-Get-Configuration-and-Location-Information
    this document used for how to get config and location information of PCI card
    2012-07-21 12:26:16下载
    积分:1
  • Project7_5
    说明:  基于fpga状态机的交通灯设计,亮灯时间自己修改,程序简单易懂。(Traffic light design based on FPGA state machine, light time self-modifying, the program is simple and easy to understand.)
    2020-06-18 04:00:01下载
    积分:1
  • 一个同步有限状态机(FSM)的设计是一个数字的共同任务…
    Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. This paper discusses a variety of issues regarding FSM design using Synopsys Design Compiler. Verilog and VHDL coding styles are presented, and different methodologies are compared using real-world examples.
    2022-01-26 02:12:10下载
    积分:1
  • crc16_8bit.v
    FPGA用于实现crc16编码的verlog源程序,用到的请下载。(FPGA is used to achieve the the crc16 the encoding of verlog source code used to download.)
    2012-11-08 13:45:14下载
    积分:1
  • Spartan 3e
    Spartan 3e - Active Power Meter-Spartan 3e- Active Power Meter
    2022-02-28 11:45:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载