登录
首页 » VHDL » 输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2...

输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2...

于 2023-02-24 发布 文件大小:6.31 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2-a afdg jhg dfgh r fbnrfer

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • atomicops_internals_mips_gcc
    Protocol Buffers - Google s data interchange format.
    2015-10-07 09:49:45下载
    积分:1
  • traffic
    说明:  模拟交通灯 verilog CPLD EPM1270 源代码(Simulation of traffic lights verilog CPLDEPM1270 source code)
    2008-10-30 23:12:20下载
    积分:1
  • 用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260
    用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260
    2023-04-01 09:25:04下载
    积分:1
  • vhdl应用汇编所写的关于电梯的详细程序
    vhdl应用汇编所写的关于电梯的详细程序-Applications written in VHDL compilation of detailed procedures on the elevator
    2022-03-18 06:59:58下载
    积分:1
  • PWM的产生
    这是脉冲宽度调制技术的VHDL代码,包括一个比较器,正弦波发生器,锯齿波发生器,脉冲宽度调制器等。
    2022-08-08 11:19:53下载
    积分:1
  • function-fskd
    fsk在matlab上的仿真实现,一段简单的代码小程序(fsk on matlab simulation in the implementation of a simple small program code)
    2011-06-08 21:46:15下载
    积分:1
  • ug_dsp_builder
    本文是Altera公司编写的dspbuilder的设计方法,但是是英文原版的(This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of)
    2008-12-14 01:33:58下载
    积分:1
  • ds18b20
    说明:  ds18b20的Verilog程序,经测试验证可以使用。注意此版本为DALLS DS18B20而不是DS1820,注意加5K上拉电阻。(ds18b20 the Verilog process can be used to verify by testing. Note that this version rather than DALLS DS18B20 for DS1820, the attention of Canadian 5K pull-up resistor.)
    2020-10-29 11:09:56下载
    积分:1
  • using VHDL prepared by the LED display driver circuit design source
    用VHDL语言编写的LED显示器驱动电路的设计源程序-using VHDL prepared by the LED display driver circuit design source
    2023-07-22 14:55:03下载
    积分:1
  • 1024点FFT快速傅立叶变换,包含说明文档和VHDL源代码,16位输入/输出,带DMA功能,xilinx的ip...
    1024点FFT快速傅立叶变换,包含说明文档和VHDL源代码,16位输入/输出,带DMA功能,xilinx的ip-1024-point FFT fast Fourier transform, and includes documentation, VHDL source code, 16 input/output, with DMA function, the ip xilinx
    2022-10-07 06:50:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载