硬件描述语言,verilog HDL,实现了解码器的设计

cache，实现了部分简单指令，仿真模拟确认可行(Single-cycle CPU, to achieve some simple instruction, simulation confirm feasible)

说明：  Verilog代码实现四分屏，在Vivado平台下实现的，可仿真(Verilog code realizes four screens, which can be simulated under vivado platform)

本程序描述了七分频数字电路，程序经过仿真，可以使用。该程序的设计方法为常用的奇数分频设计方法，简单易懂，具体方法描述网上很多，此外设计其他类似的奇数分频电路时，可以直接改动程序中相应的参数即可。文件中工程已经建好，可以用quartus II直接打开

电子书籍 verilog HDL 数字设计与综合 夏宇闻所编写(electronic text Foreign electronic and communication textbooks)

数字系统设计报告，多功能电子钟，显示年月日星期时分秒，及校时等功能(Digital system design report, multi-functional electronic bell, show date when the minutes and seconds a week, and school functions when)

一篇比较好的spi接口的vhdl实现的参考-A relatively good spi interface realize VHDL reference

在这里，我们目前使用 VHDL 的 8 位 crc 设计。循环冗余校验是讨论检测错误的通信，使用 vhdl 语言这一过程变得快速和可靠。

第 2 章LUT-日志-BCJRARCHITECTUREConventionalLUT-日志-BCJR 体系结构的能量消耗不通过简单 reducingtheir 时钟频率和吞吐量大大减少。这促使我们新型建筑便开始步入 ACS 基础电路系统是专门为了在具有最少的硬件复杂度，因此较低的能耗。< 跨度 style="font-size:12.0pt;line-height:150%;font-family：""> 我们验证我们的体系结构的前提下的 LTE turbo 译码，并表明它具有订单 ofmagnitude 更低的芯片面积，因此节能降耗的 state-of-the-artLUT-Log-BCJR 实现了 71%。我们的方法与先进的马克斯-日志-BCJRimplementations 相比，便于整体能耗的在 58 米以上的传输范围减少了 10%。

I2C总线芯片AT24C02程序设计 C++编程(I2C bus AT24C02 chip program design)

Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程(Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial)